-
公开(公告)号：CN105373663B
公开(公告)日：2018-06-26
申请号：CN201510790736.8
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
Abstract: 本发明提供了一种带条目占用指示的异步缓冲实现方法，包括：提供一个通用异步缓冲；然后在所述异步缓冲的设计中增加一个输出端口，用于输出一个基于读时钟域的缓冲已占用条目的指针；异步接口的读方根据所述指针的值判断异步缓冲中已经写进的条目的数量；异步接口的读方基于异步缓冲中已经写进的条目的数量，可根据需要，动态地设定存储转发阈值。
-
公开(公告)号：CN105471848A
公开(公告)日：2016-04-06
申请号：CN201510789678.7
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: H04L29/06
CPC classification number: H04L63/16 , H04L63/0236 , H04L63/0428
Abstract: 本发明提供了一种以太网控制器安全增强设计方法。在加解密模式下，使得以太网控制器执行下述操作：通过AMBA总线接口模块与外部主机系统进行控制流和数据流通信；通过DMA引擎模块分别实现发送和接收方向用于不同总线访问配置的数据的传输；通过协议过滤封装模块分别对发送和接收方向的以太网帧数据进行解析和过滤，将需要加解密的链路层或者网络层协议数据发往数据加解密模块，并对返回的数据重新封装；通过数据加解密模块采用硬件算法处理数据；通过MAC事务模块发送和接收数据缓冲；通过PHY接口模块与外部PHY芯片进行数据通信。
-
公开(公告)号：CN105373663A
公开(公告)日：2016-03-02
申请号：CN201510790736.8
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
CPC classification number: G06F17/5068
Abstract: 本发明提供了一种带条目占用指示的异步缓冲实现方法，包括：提供一个通用异步缓冲；然后在所述异步缓冲的设计中增加一个输出端口，用于输出一个基于读时钟域的缓冲已占用条目的指针；异步接口的读方根据所述指针的值判断异步缓冲中已经写进的条目的数量；异步接口的读方基于异步缓冲中已经写进的条目的数量，可根据需要，动态地设定存储转发阈值。
-
Patent Agency Ranking
公开(公告)号：CN105389276B
公开(公告)日：2018-02-06
申请号：CN201510790882.0
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种基于AMBA总线架构的LPC主机控制器装置，用于实现AMBA总线架构上的AHB和AXI总线与LPC总线之间的数据通信，包括：AHB总线、AXI总线、AHB从接口模块、AXI主接口模块、LPC总线接口模块、LPC主模块和DMA引擎模块；其中AHB总线接口和LPC总线接口之间实现了LPC 1.1总线协议中规定的输入输出、存储器、固件三种周期类型的数据传输，而AXI总线接口和LPC总线接口之间实现了LPC 1.1总线协议中规定的DMA周期类型的数据传输。
-
公开(公告)号：CN105389276A
公开(公告)日：2016-03-09
申请号：CN201510790882.0
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
CPC classification number: G06F13/28 , G06F13/24 , G06F2213/0024
Abstract: 本发明提供了一种基于AMBA总线架构的LPC主机控制器装置，用于实现AMBA总线架构上的AHB和AXI总线与LPC总线之间的数据通信，包括：AHB总线、AXI总线、AHB从接口模块、AXI主接口模块、LPC总线接口模块、LPC主模块和DMA引擎模块；其中AHB总线接口和LPC总线接口之间实现了LPC 1.1总线协议中规定的输入输出、存储器、固件三种周期类型的数据传输，而AXI总线接口和LPC总线接口之间实现了LPC 1.1总线协议中规定的DMA周期类型的数据传输。
-
公开(公告)号：CN102929562B
公开(公告)日：2015-05-06
申请号：CN201210380703.2
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种基于识别标识的可扩展重排序方法。以识别标识来标识请求特性；对于具有相同识别标识的请求，按序转发请求和返回响应；对于具有不同识别标识的请求，乱序转发请求和返回响应；源端通过识别标识标注读写请求各自的保序特性，目的端对接收的请求乱序处理。在读请求处理中，读请求和读响应分别保存于不同缓冲中；采用统一的飞行状态控制器记录同时飞行的多个请求状态，每个条目对应一个正在飞行的读请求，条目深度与读响应缓冲深度保持一致。在写请求处理中，请求处理部件仅在收到前一个相同识别标识的写响应时才会转发下一个相同识别标识的写请求，飞行状态控制器记录请求与数据缓冲中各写请求的状态，每个条目对应一个写请求。
-
公开(公告)号：CN102929562A
公开(公告)日：2013-02-13
申请号：CN201210380703.2
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供一种基于识别标识的可扩展重排序方法。以识别标识来标识请求特性；对于具有相同识别标识的请求，按序转发请求和返回响应；对于具有不同识别标识的请求，乱序转发请求和返回响应；源端通过识别标识标注读写请求各自的保序特性，目的端对接收的请求乱序处理。在读请求处理中，读请求和读响应分别保存于不同缓冲中；采用统一的飞行状态控制器记录同时飞行的多个请求状态，每个条目对应一个正在飞行的读请求，条目深度与读响应缓冲深度保持一致。在写请求处理中，请求处理部件仅在收到前一个相同识别标识的写响应时才会转发下一个相同识别标识的写请求，飞行状态控制器记录请求与数据缓冲中各写请求的状态，每个条目对应一个写请求。
-
公开(公告)号：CN105471848B
公开(公告)日：2018-07-03
申请号：CN201510789678.7
申请日：2015-11-17
Applicant: 无锡江南计算技术研究所
IPC: H04L29/06
Abstract: 本发明提供了一种以太网控制器安全增强设计方法。在加解密模式下，使得以太网控制器执行下述操作：通过AMBA总线接口模块与外部主机系统进行控制流和数据流通信；通过DMA引擎模块分别实现发送和接收方向用于不同总线访问配置的数据的传输；通过协议过滤封装模块分别对发送和接收方向的以太网帧数据进行解析和过滤，将需要加解密的链路层或者网络层协议数据发往数据加解密模块，并对返回的数据重新封装；通过数据加解密模块采用硬件算法处理数据；通过MAC事务模块发送和接收数据缓冲；通过PHY接口模块与外部PHY芯片进行数据通信。
-
-
-
-
-
-
-
Search Results
8
records
(took 0.067 seconds)
