公开(公告)号：CN117917919A

公开(公告)日：2024-04-23

申请号：CN202311353448.7

申请日：2023-10-18

Applicant: 揖斐电株式会社

Inventor： 寺内伊久哉 ,  福井省吾 ,  安藤稜 ,  清水惠介

IPC: H05K1/11 ,  H05K3/42

Abstract: 本发明提供布线基板，抑制在绝缘层上形成有多个导体层且导体层被上部绝缘层覆盖的构造的布线基板中的、导体层的间隔较短的部分处的上部绝缘层的剥离。布线基板具有：绝缘层的上表面的多个第1导体衬垫；绝缘层的上表面的、或者绝缘层上或绝缘层内的电子部件的上表面的多个第2导体衬垫；覆盖绝缘层的上表面、第1导体衬垫以及第2导体衬垫的上部绝缘层；形成于在第1导体衬垫的位置贯通上部绝缘层的第1过孔的第1过孔导体；以及形成于在第2导体衬垫的位置贯通上部绝缘层的第2过孔的第2过孔导体，其中，第2导体衬垫的座残留量小于第1导体衬垫的座残留量，多个第2导体衬垫的白圈量小于多个第1导体衬垫的白圈量。

公开(公告)号：CN117219607A

公开(公告)日：2023-12-12

申请号：CN202310646239.5

申请日：2023-06-01

Applicant: 揖斐电株式会社

Inventor： 若森宏喜 ,  寺内伊久哉 ,  山田崇广

IPC: H01L23/498 ,  H01L23/538 ,  H01L21/48

Abstract: 本发明提供布线基板，降低了断线的可能性。本发明的布线基板具有绝缘层(101)以及形成在绝缘层(101)上并且包含布线(EW)的导体层(102)。布线(EW)包含布线厚度互不相同的第1区间(WA1)和第2区间(WA2)，第2区间(WA2)中的布线宽度小于第1区间(WA1)中的布线宽度，第2区间(WA2)中的布线厚度大于第1区间(WA1)中的布线厚度。

公开(公告)号：CN117917920A

公开(公告)日：2024-04-23

申请号：CN202311353771.4

申请日：2023-10-18

Applicant: 揖斐电株式会社

Inventor： 寺内伊久哉

IPC: H05K3/00 ,  H05K3/40 ,  H05K1/11 ,  H05K3/46

Abstract: 布线基板的制造方法，抑制在制造形成于绝缘层上的多个导体衬垫被上部绝缘层覆盖的构造的布线基板的情况下的在衬垫间距离短的部分的上部绝缘层的剥离。布线基板的制造方法包含如下步骤：在绝缘层的上表面形成多个第1导体衬垫和衬垫间距离比第1导体衬垫的衬垫间距离短的多个第2导体衬垫；形成覆盖绝缘层的上表面、第1导体衬垫及第2导体衬垫的上部绝缘层；在上部绝缘层形成使第1导体衬垫露出的第1过孔；进行从第1过孔去除残渣的第1除胶渣处理；在上部绝缘层形成使第2导体衬垫露出的第2过孔；进行从第2过孔去除残渣的第2除胶渣处理；在第1过孔内形成第1过孔导体；及在第2过孔内形成第2过孔导体，在第1除胶渣处理之后形成第2过孔。