公开(公告)号：CN119939628A

公开(公告)日：2025-05-06

申请号：CN202510033159.1

申请日：2019-12-27

Applicant: 德克萨斯仪器股份有限公司

Inventor： K·S·奇特尼斯 ,  C·L·福尔科 ,  S·戈文达拉安 ,  M·N·莫迪 ,  W·A·米尔斯 ,  G·R·舒尔茨 ,  A·S·蒙德拉

IPC: G06F21/60 ,  G06F21/53

Abstract: 本申请关于安全可靠的虚拟化域特定硬件加速器。本公开涉及嵌入式计算系统(200)的各种实现方式。嵌入式计算系统(200)包括硬件加速器(HWA)线程用户(202A，202B，204)和创建并发出消息请求的第二HWA线程用户(202A，202B，204)。HWA线程用户(202A，202B，204)和第二HWA线程用户(202A，202B，204)与微控制器(MCU)子系统(214)通信。嵌入式计算系统还包括HWA线程用户与MCU子系统之间的第一处理器间通信(IPC)接口以及第二HWA线程用户与MCU子系统之间的第二IPC接口，其中第一IPC接口与第二IPC接口隔离。MCU子系统还与第一域特定HWA(208，210，212)和第二域特定HWA(208，210，212)通信。

公开(公告)号：CN115456190A

公开(公告)日：2022-12-09

申请号：CN202210645102.3

申请日：2022-06-08

Applicant: 德克萨斯仪器股份有限公司

Inventor： M·N·莫迪 ,  K·德萨班 ,  K·S·奇特尼斯 ,  P·K·斯瓦米 ,  K·P·拉韦里 ,  P·S·叶亚迪阿纳南塔 ,  S·加干纳坦

IPC: G06N20/00 ,  G06N3/08 ,  G06N3/04

Abstract: 本申请题为“多核机器学习处理器的编制”。用于执行机器学习(ML)模型的技术包括：接收运行ML模型(504C)的指示；接收用于组织ML模型(504C)关于其他ML模型(504)的运行的同步信息(506)；基于同步信息(506)确定延迟(506C)运行ML模型(504C)；延迟(506C)ML模型(504C)的运行；基于同步信息(506)确定运行ML模型(504C)的时间(CN+1)；以及在该时间(CN+1)运行ML模型(504C)。

公开(公告)号：CN111382450A

公开(公告)日：2020-07-07

申请号：CN201911374689.3

申请日：2019-12-27

Applicant: 德克萨斯仪器股份有限公司

Inventor： K·S·奇特尼斯 ,  C·L·福尔科 ,  S·戈文达拉安 ,  M·N·莫迪 ,  W·A·米尔斯 ,  G·R·舒尔茨 ,  A·S·蒙德拉

IPC: G06F21/60 ,  G06F21/53

Abstract: 本申请关于安全可靠的虚拟化域特定硬件加速器。本公开涉及嵌入式计算系统(200)的各种实现方式。嵌入式计算系统(200)包括硬件加速器(HWA)线程用户(202A，202B，204)和创建并发出消息请求的第二HWA线程用户(202A，202B，204)。HWA线程用户(202A，202B，204)和第二HWA线程用户(202A，202B，204)与微控制器(MCU)子系统(214)通信。嵌入式计算系统还包括HWA线程用户与MCU子系统之间的第一处理器间通信(IPC)接口以及第二HWA线程用户与MCU子系统之间的第二IPC接口，其中第一IPC接口与第二IPC接口隔离。MCU子系统还与第一域特定HWA(208，210，212)和第二域特定HWA(208，210，212)通信。

公开(公告)号：CN111382450B

公开(公告)日：2025-02-07

申请号：CN201911374689.3

申请日：2019-12-27

Applicant: 德克萨斯仪器股份有限公司

Inventor： K·S·奇特尼斯 ,  C·L·福尔科 ,  S·戈文达拉安 ,  M·N·莫迪 ,  W·A·米尔斯 ,  G·R·舒尔茨 ,  A·S·蒙德拉

IPC: G06F21/60 ,  G06F21/53

Abstract: 本申请关于安全可靠的虚拟化域特定硬件加速器。本公开涉及嵌入式计算系统(200)的各种实现方式。嵌入式计算系统(200)包括硬件加速器(HWA)线程用户(202A，202B，204)和创建并发出消息请求的第二HWA线程用户(202A，202B，204)。HWA线程用户(202A，202B，204)和第二HWA线程用户(202A，202B，204)与微控制器(MCU)子系统(214)通信。嵌入式计算系统还包括HWA线程用户与MCU子系统之间的第一处理器间通信(IPC)接口以及第二HWA线程用户与MCU子系统之间的第二IPC接口，其中第一IPC接口与第二IPC接口隔离。MCU子系统还与第一域特定HWA(208，210，212)和第二域特定HWA(208，210，212)通信。

公开(公告)号：CN115640243A

公开(公告)日：2023-01-24

申请号：CN202210839546.0

申请日：2022-07-18

Applicant: 德克萨斯仪器股份有限公司

Inventor： M·N·莫迪 ,  K·S·奇特尼斯 ,  K·德萨班 ,  D·史密斯 ,  P·K·斯瓦米 ,  S·加干纳坦

IPC: G06F13/16 ,  G06F13/28 ,  G06F13/40 ,  G06N3/063 ,  G06N3/0464 ,  G06N3/048 ,  G06N3/08 ,  G06N3/084

Abstract: 本申请涉及用于机器学习处理的存储器共享。用于执行机器学习(ML)模型的技术包括：接收在处理内核(1002)上运行ML模型的指示；接收用于在处理内核(1002)上运行ML模型的静态存储器(1102)分配；确定ML模型的层使用比分配的静态存储器(1102)更多的存储器；向共享存储器(1012)传输对共享存储器(1012)的块的存储器请求；接收所请求的块的分配；使用静态存储器(1102)和存储器地址范围运行ML模型的层；以及输出运行ML模型的层的结果。