-
公开(公告)号：CN106909323B
公开(公告)日：2020-03-10
申请号：CN201710122207.X
申请日：2017-03-02
Applicant: 山东大学
IPC: G06F12/0882 , G06F3/06
Abstract: 本发明公开了一种适用于DRAM/PRAM混合主存架构的页缓存方法及混合主存架构系统，其中，页缓存方法包括：混合主存系统接收页面操作请求，当页面操作请求是写页面请求时，将写页面请求的页面放入DRAM；当页面操作请求是读页面请求，将读页面请求的页面放入PRAM；混合主存系统根据页面的写密集型标志位来筛选出写密集型缓存页，并仅将写密集型缓存页从PRAM迁移至DRAM中进行缓存。本发明缓解了PRAM写操作引起的延迟，降低主存系统性能的损失；同时达到延长PRAM使用寿命的目的。
-
公开(公告)号：CN107465929B
公开(公告)日：2019-02-01
申请号：CN201710601985.7
申请日：2017-07-21
Applicant: 山东大学
Abstract: 本发明涉及一种基于HEVC的DVFS控制方法、系统、处理器及存储设备，该方法基于CPU和GPU以流水线方式协同HEVC解码，解码器将其输入的二进制比特流进行熵解码，为解码器参数赋值，估计视频帧i的TU数量，并解析出反变换系数矩阵，输入至工作量预测模块；在CPU和GPU的每个同步点上，工作量预测模块基于熵解码估计的视频帧i的TU数量，预测CPU工作频率和GPU工作频率，输入到频率管理器；根据预测的CPU工作频率和GPU工作频率，频率管理器设定CPU工作频率和GPU工作频率，根据帧缓存中已解码视频帧的数量对设定的CPU工作频率和GPU工作频率进行调节，输入到调控器；调控器根据最终的CPU工作频率设置CPU频率，根据最终的GPU工作频率设置GPU频率，CPU和GPU以设定的频率继续解码。
-
公开(公告)号：CN107465929A
公开(公告)日：2017-12-12
申请号：CN201710601985.7
申请日：2017-07-21
Applicant: 山东大学
Abstract: 本发明涉及一种基于HEVC的DVFS控制方法、系统、处理器及存储设备，该方法基于CPU和GPU以流水线方式协同HEVC解码，解码器将其输入的二进制比特流进行熵解码，为解码器参数赋值，估计视频帧i的TU数量，并解析出反变换系数矩阵，输入至工作量预测模块；在CPU和GPU的每个同步点上，工作量预测模块基于熵解码估计的视频帧i的TU数量，预测CPU工作频率和GPU工作频率，输入到频率管理器；根据预测的CPU工作频率和GPU工作频率，频率管理器设定CPU工作频率和GPU工作频率，根据帧缓存中已解码视频帧的数量对设定的CPU工作频率和GPU工作频率进行调节，输入到调控器；调控器根据最终的CPU工作频率设置CPU频率，根据最终的GPU工作频率设置GPU频率，CPU和GPU以设定的频率继续解码。
-
公开(公告)号：CN106909323A
公开(公告)日：2017-06-30
申请号：CN201710122207.X
申请日：2017-03-02
Applicant: 山东大学
Abstract: 本发明公开了一种适用于DRAM/PRAM混合主存架构的页缓存方法及混合主存架构系统，其中，页缓存方法包括：混合主存系统接收页面操作请求，当页面操作请求是写页面请求时，将写页面请求的页面放入DRAM；当页面操作请求是读页面请求，将读页面请求的页面放入PRAM；混合主存系统根据页面的写密集型标志位来筛选出写密集型缓存页，并仅将写密集型缓存页从PRAM迁移至DRAM中进行缓存。本发明缓解了PRAM写操作引起的延迟，降低主存系统性能的损失；同时达到延长PRAM使用寿命的目的。
-
-
-
Search Results
4
records
(took 0.018 seconds)
