基于HEVC的DVFS控制方法、系统、处理器及存储设备
Abstract:
本发明涉及一种基于HEVC的DVFS控制方法、系统、处理器及存储设备,该方法基于CPU和GPU以流水线方式协同HEVC解码,解码器将其输入的二进制比特流进行熵解码,为解码器参数赋值,估计视频帧i的TU数量,并解析出反变换系数矩阵,输入至工作量预测模块;在CPU和GPU的每个同步点上,工作量预测模块基于熵解码估计的视频帧i的TU数量,预测CPU工作频率和GPU工作频率,输入到频率管理器;根据预测的CPU工作频率和GPU工作频率,频率管理器设定CPU工作频率和GPU工作频率,根据帧缓存中已解码视频帧的数量对设定的CPU工作频率和GPU工作频率进行调节,输入到调控器;调控器根据最终的CPU工作频率设置CPU频率,根据最终的GPU工作频率设置GPU频率,CPU和GPU以设定的频率继续解码。
Public/Granted literature
Patent Agency Ranking
0/0