公开(公告)号：CN100472651C

公开(公告)日：2009-03-25

申请号：CN200410097379.9

申请日：2004-11-29

申请人： 尔必达存储器株式会社

发明人： 越川康二 ,  堂野千晶

IPC分类号： G11C11/401 ,  G11C11/41 ,  H01L27/105 ,  H01L21/8239

CPC分类号： G11C11/4094 ,  G11C7/12 ,  G11C2207/2227

摘要： 一种半导体存储装置，能够抑制芯片面积的增大，减小交扰不良所造成的位线和字线之间的短路所造成的低电功率(パワ一ダウン)时的漏电流。包含连接在把预充电电位给予位线的电源线(VBLR)和位线之间、在栅极端子输入控制信号(BLEQT)的预充电·均衡用的NMOS晶体管，低电功率时，对晶体管的栅极端子提供比通常动作时的预充电动作时施加的电位VPP(例如3.2)低的电位(0.7～1.4)，从而减小了交扰不良所造成的位线和字线之间的短路所造成的漏电流。

公开(公告)号：CN1627439A

公开(公告)日：2005-06-15

申请号：CN200410097379.9

申请日：2004-11-29

申请人： 尔必达存储器株式会社

发明人： 越川康二 ,  堂野千晶

IPC分类号： G11C11/401 ,  G11C11/41 ,  H01L27/105 ,  H01L21/8239

CPC分类号： G11C11/4094 ,  G11C7/12 ,  G11C2207/2227

摘要： 一种半导体存储装置，能够抑制芯片面积的增大，减小交扰不良所造成的位线和字线之间的短路所造成的低电功率(パワ一ダウン)时的漏电流。包含连接在把预充电电位给予位线的电源线(VBLR)和位线之间、在栅极端子输入控制信号(BLEQT)的预充电·均衡用的NMOS晶体管，低电功率时，对晶体管的栅极端子提供比通常动作时的预充电动作时施加的电位VPP(例如3.2)低的电位(0.7～1.4)，从而减小了交扰不良所造成的位线和字线之间的短路所造成的漏电流。

公开(公告)号：CN100580805C

公开(公告)日：2010-01-13

申请号：CN200610092362.3

申请日：2006-06-01

申请人： 尔必达存储器株式会社

发明人： 堂野千晶 ,  越川康二

IPC分类号： G11C11/403 ,  G11C11/406

CPC分类号： G11C11/406 ,  G11C5/063 ,  G11C5/147 ,  G11C8/08 ,  G11C11/4074 ,  G11C2211/4068

摘要： 在半导体器件中，内部地产生的电源电压VPP被监视。如果内部地产生的电源电压VPP低于下限电压，那么选择连续刷新作为双刷新操作模式。在连续刷新中，用于配对地址的双刷新被插入下一刷新周期中。通过连续刷新，抑制内部地产生的电源电压VPP的减小。

公开(公告)号：CN1877737A

公开(公告)日：2006-12-13

申请号：CN200610092362.3

申请日：2006-06-01

申请人： 尔必达存储器株式会社

发明人： 堂野千晶 ,  越川康二

IPC分类号： G11C11/403 ,  G11C11/406

CPC分类号： G11C11/406 ,  G11C5/063 ,  G11C5/147 ,  G11C8/08 ,  G11C11/4074 ,  G11C2211/4068

摘要： 在半导体器件中，内部地产生的电源电压VPP被监视。如果内部地产生的电源电压VPP低于下限电压，那么选择连续刷新作为双刷新操作模式。在连续刷新中，用于配对地址的双刷新被插入下一刷新周期中。通过连续刷新，抑制内部地产生的电源电压VPP的减小。