公开(公告)号：CN1445848A

公开(公告)日：2003-10-01

申请号：CN03119849.X

申请日：2003-03-04

Applicant: 富士通株式会社

Inventor： 渡边健一 ,  河野通有 ,  難波浩司 ,  助川和雄 ,  长谷川巧 ,  泽田丰治 ,  三谷纯一

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/28 ,  H01L21/027

Abstract: 提供一个主壁面部分以包围集成电路部分。“L”形状的副壁面部分被提供在主壁面部分和集成电路部分的每个边角之间。因此，即使由于热处理等原因导致应力集中，该应力被分散到主壁面部分和副壁面部分中，从而与现有技术相比不容易出现层面之间的剥离和裂缝。另外，即使在边角处出现裂缝等情况，则当主壁面部分和副壁面部分相互接合时，来自外部的潮气也不容易进入该集成电路部分。因此，可以保证极高的防潮性。

公开(公告)号：CN1800972A

公开(公告)日：2006-07-12

申请号：CN200510128564.4

申请日：2003-03-04

Applicant: 富士通株式会社

Inventor： 渡边健一 ,  河野通有 ,  難波浩司 ,  助川和雄 ,  长谷川巧 ,  泽田丰治 ,  三谷纯一

IPC: G03F1/00 ,  H01L21/00

Abstract: 提供一种相移掩膜，其中包括：形成在透明基片上的相移膜；以及形成在该透明基片的划线区域中的遮光膜的相移掩膜，其中由所述划线区域所包围的区域包括要形成集成电路部分的集成电路区域，以及要形成在所述集成电路部分的外围的外围边缘部分的外围边缘区域，以及所述遮光膜至少形成在一部分所述外围边缘区域和所述集成电路区域中。该相移掩膜用于制造具有防潮性能的半导体器件。

公开(公告)号：CN100382303C

公开(公告)日：2008-04-16

申请号：CN200410092299.4

申请日：2004-11-09

Applicant: 富士通株式会社

Inventor： 三谷纯一 ,  浅井祥守

IPC: H01L23/52 ,  H01L27/11 ,  H01L21/8244 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L21/76804 ,  H01L21/76807 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/11519 ,  H01L27/11521 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件包括：第一导电图案；第二导电图案，邻近第一导电图案形成；分别形成于第一导电图案指定区域下面和之上的第一导体塞和第二导体塞；第三导体塞，形成于邻近第一导电图案指定区域的第二导电图案指定区域下；第四导体塞，形成于第二导电图案指定区域之上；第三导电图案，形成于第一导电图案上方并连接到第二导体塞；第四导电图案，形成于第二导电图案上方并连接到第四导体塞。第四导体塞排列于从第二导体塞偏移的位置。第二、第四导体塞在互连的纵向彼此偏移，由此具有增加宽度的互连部分能彼此远离。这些互连能以小节距排列，无需使用昂贵的ArF曝光系统和半调相移掩模。因此在保证高生产量时能低成本提供高集成度的半导体器件。

公开(公告)号：CN1691319A

公开(公告)日：2005-11-02

申请号：CN200410092299.4

申请日：2004-11-09

Applicant: 富士通株式会社

Inventor： 三谷纯一 ,  浅井祥守

IPC: H01L23/52 ,  H01L27/11 ,  H01L21/8244 ,  H01L21/768

CPC classification number: H01L27/115 ,  H01L21/76804 ,  H01L21/76807 ,  H01L23/528 ,  H01L27/0207 ,  H01L27/11519 ,  H01L27/11521 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种半导体器件包括：第一导电图案；第二导电图案，邻近第一导电图案形成；分别形成于第一导电图案指定区域下面和之上的第一导体塞和第二导体塞；第三导体塞，形成于邻近第一导电图案指定区域的第二导电图案指定区域下；第四导体塞，形成于第二导电图案指定区域之上；第三导电图案，形成于第一导电图案上方并连接到第二导体塞；第四导电图案，形成于第二导电图案上方并连接到第四导体塞。第四导体塞排列于从第二导体塞偏移的位置。第二、第四导体塞在互连的纵向彼此偏移，由此具有增加宽度的互连部分能彼此远离。这些互连能以小节距排列，无需使用昂贵的ArF曝光系统和半调相移掩模。因此在保证高生产量时能低成本提供高集成度的半导体器件。

公开(公告)号：CN1329982C

公开(公告)日：2007-08-01

申请号：CN03119849.X

申请日：2003-03-04

Applicant: 富士通株式会社

Inventor： 渡边健一 ,  河野通有 ,  難波浩司 ,  助川和雄 ,  长谷川巧 ,  泽田丰治 ,  三谷纯一

IPC: H01L23/52 ,  H01L21/768 ,  H01L21/28 ,  H01L21/027

Abstract: 提供一个主壁面部分以包围集成电路部分。“L”形状的副壁面部分被提供在主壁面部分和集成电路部分的每个边角之间。因此，即使由于热处理等原因导致应力集中，该应力被分散到主壁面部分和副壁面部分中，从而与现有技术相比不容易出现层面之间的剥离和裂缝。另外，即使在边角处出现裂缝等情况，则当主壁面部分和副壁面部分相互接合时，来自外部的潮气也不容易进入该集成电路部分。因此，可以保证极高的防潮性。