公开(公告)号：CN113745203A

公开(公告)日：2021-12-03

申请号：CN202110356566.8

申请日：2021-04-01

Applicant: 富士电机株式会社

Inventor： 金子悟史 ,  猪口久仁

IPC: H01L25/07 ,  H01L23/04 ,  H01L23/48

Abstract: 本发明提供一种半导体模块，防止壳体破损。半导体模块(1)包括：半导体元件(4、5)；壳体(11)，其收容半导体元件；外部端子(13)，其电连接半导体元件和外部导体(7)；以及螺母(8)，其供固定外部导体和外部端子的螺栓(6)的顶端拧入。螺母具有：筒状的主体部(80)，其在中央形成有螺纹孔(8a)；以及凸缘部(81)，其在主体部的一个面向径向外侧突出。壳体具有：第1凹部(15a)，其收容主体部；第2凹部(15b)，其形成于第1凹部的上方，收容凸缘部；以及缺口部(15d)，其将形成第1凹部的周壁部的一部分切除而成。第1凹部形成得深于主体部的厚度，在第1凹部的底面形成有圆角部(15e)。

公开(公告)号：CN113366634B

公开(公告)日：2025-05-02

申请号：CN202080011198.7

申请日：2020-06-29

Applicant: 富士电机株式会社

Inventor： 猪口久仁

IPC: H01L23/495 ,  H10D80/20

Abstract: 能够抑制短路的发生。布线单元(70)具有：第一引线框(71)，其电连接于导电图案(23b3)，并具备与陶瓷电路基板(20b)的主表面平行地布线的第一布线部(71a)；第二引线框(72)，其电连接于导电图案(23a3)，并具备相对于第一布线部(71a)的正面设置间隙而进行重叠并沿着第一布线部(71a)的布线方向布线的第二布线部(72a)；以及布线保持部(73)，其包含第一引线框(71)和第二引线框(72)。布线保持部(73)包括填充第一布线部(71a)与第二布线部(72a)重叠的重叠区域的间隙的布线间隙部分和覆盖第二布线部(72a)的正面的布线正面部分。

公开(公告)号：CN116266552A

公开(公告)日：2023-06-20

申请号：CN202211323641.1

申请日：2022-10-27

Applicant: 富士电机株式会社

Inventor： 猪口久仁

IPC: H01L21/68 ,  H01L21/60 ,  H01L21/67

Abstract: 本发明提供抑制基板相对于基底基板的位置偏离的半导体装置的制造方法和半导体装置。将限制夹具(30)设置于定位夹具(20)，该限制夹具(30)包括一端部、另一端部以及它们之间的在内部包括对置的限制面(33a)的槽部。此时，限制面(33a)位于进入到了槽部的限制部件(18a、18b)的侧部，且一端部以及另一端部架设于开口部(22f、22g)的开口边缘部。然后，对基底基板(2)、板焊料(17b1)以及绝缘电路基板进行加热，将绝缘电路基板接合于基底基板(2)。这样的绝缘电路基板通过限制部件(18a、18b)及限制夹具(30)，以不会发生位置偏离的方式高精度地接合于基底基板(2)的配置区域。

公开(公告)号：CN113366634A

公开(公告)日：2021-09-07

申请号：CN202080011198.7

申请日：2020-06-29

Applicant: 富士电机株式会社

Inventor： 猪口久仁

IPC: H01L23/495 ,  H01L25/18

Abstract: 能够抑制短路的发生。布线单元(70)具有：第一引线框(71)，其电连接于导电图案(23b3)，并具备与陶瓷电路基板(20b)的主表面平行地布线的第一布线部(71a)；第二引线框(72)，其电连接于导电图案(23a3)，并具备相对于第一布线部(71a)的正面设置间隙而进行重叠并沿着第一布线部(71a)的布线方向布线的第二布线部(72a)；以及布线保持部(73)，其包含第一引线框(71)和第二引线框(72)。布线保持部(73)包括填充第一布线部(71a)与第二布线部(72a)重叠的重叠区域的间隙的布线间隙部分和覆盖第二布线部(72a)的正面的布线表面部分。

公开(公告)号：CN219716844U

公开(公告)日：2023-09-19

申请号：CN202320317539.4

申请日：2023-02-24

Applicant: 富士电机株式会社

Inventor： 唐沢达也 ,  猪口久仁

IPC: H01L23/053 ,  H01L23/32

Abstract: 本实用新型提供防止卡扣卡合发生卡合脱离的半导体装置。壳体(12)以基底板(11)为底面由侧壁(12a、12b)形成容纳半导体元件(15)的空间。接合有半导体元件(15)的绝缘基板(14)容纳于壳体(12)内，对由壳体(12)和基底板(11)包围的空间的一部分区域填充密封树脂(16)而密封。在各侧壁(12a、12b)，朝向容纳半导体元件(15)的空间延伸设置爪部(12a1、12b1)。在盖(13)朝基座板(11)延伸设置卡止部(13a、13b)，用爪部(12a1)与卡止部(13a)进行卡扣卡合sf1，用爪部(12b1)与卡止部(13b)进行卡扣卡合sf2。在盖(13)的面(m1)设置梁部(3)。