公开(公告)号：CN102194861A

公开(公告)日：2011-09-21

申请号：CN201010624832.2

申请日：2010-12-27

Applicant: 富士电机控股株式会社

Inventor： 吉川功

IPC: H01L29/739 ,  H01L29/06

CPC classification number: H01L29/7395 ,  H01L29/0619 ,  H01L29/404

Abstract: 根据本发明的一种半导体器件，其包括n-型漂移区1；在漂移区1的表面部分中有选择地形成的P型基区2；在基区2的表面部分中有选择地形成的n+型发射区3和p+型体区4两者；以及在漂移区1和基区2之间的n型壳区5，该壳区5包围基区2下的整个区域。壳区5比漂移区1更重地掺杂。壳区5包含的n型杂质的有效杂质量为8.0×1011cm-2或更小。漂移区1呈现足够低的电阻率以防止从在漂移区1的背面上所形成的集电区10向壳区5扩展的耗尽层到达壳区5。根据本发明的半导体器件有助于提高其正向和反向耐压。根据本发明的半导体器件有助于防止截止电压波形和截止电流波形振荡。根据本发明的半导体器件有助于抑制在反向恢复电压波形和反向恢复电流波形上造成的振荡。

公开(公告)号：CN102194863A

公开(公告)日：2011-09-21

申请号：CN201110056957.4

申请日：2011-03-01

Applicant: 富士电机控股株式会社

Inventor： 胁本博树 ,  井口研一 ,  吉川功 ,  中岛经宏 ,  田中俊介 ,  荻野正明

IPC: H01L29/739 ,  H01L29/06 ,  H01L21/331 ,  H01L21/306 ,  H01L21/78

CPC classification number: H01L21/308 ,  H01L21/302 ,  H01L21/78 ,  H01L29/06

Abstract: 所揭示的是能够防止电特性退化的半导体器件及制造半导体器件的方法，多个场限环(FLR)和沟道挡块在反向阻断IGBT的反向电源阻断结构中被设置在n型漂移区的正面的表面层上。p型集电区设置在n型漂移区的背面表面的表面层上。在元件端部设置用于获取反向阻断能力的p+型隔离层。此外，凹部设置成从n型漂移区的背面表面延伸至p+型隔离层。p型区被设置在侧壁的表面层上，且凹部的底部与p+型隔离层和p型集电区彼此电连接。p+型隔离层与沟道挡块相接触。此外，p+型隔离层被设置成包括解理面，该解理面将凹部的底部和侧壁之间的边界作为一条边。

公开(公告)号：CN102034856A

公开(公告)日：2011-04-27

申请号：CN201010507863.X

申请日：2010-09-28

Applicant: 富士电机控股株式会社

Inventor： 吉川功 ,  窪内源宜

IPC: H01L29/739 ,  H01L29/41

CPC classification number: H01L29/7393 ,  H01L29/0619 ,  H01L29/404 ,  H01L29/7395

Abstract: 本发明涉及半导体器件。根据本发明的一种反向阻断IGBT包括：耐反向击穿区240；在耐反向击穿区240中形成的p型场限制环(外FLR)41；连接至外FLR 41的场电极(外FP)42；外FP 42包括与最接近有源区的外FLR 41接触的第一外FP 43和与其他外FLR 41接触的第二外FP 44；第一外FP 43具有向有源区突出的有源区侧边缘部分；以及第二外FP 44具有向边缘区域突出的边缘区域侧边缘部分。根据本发明的该反向阻断IGBT便于提高其耐电压并减小其面积。