公开(公告)号：CN109687850B

公开(公告)日：2022-09-23

申请号：CN201811556555.9

申请日：2018-12-19

Applicant: 安徽大学

Inventor： 李锐 ,  闫爱斌 ,  路璐 ,  冯祥凤 ,  刘思佳 ,  周俊

IPC: H03K3/356 ,  H03K19/003

Abstract: 本发明涉及一种任意三节点翻转完全容忍的锁存器，包括：两个分别由4对PN晶体管构建的存储模块，即第一存储模块DICE1和第二存储模块DICE2；三个C单元，即第一C单元CE1、第二C单元CE2、第三C单元CE3，第三C单元CE3具有时钟控制端；五个传输门，即第一传输门TG1、第二传输门TG2、第三传输门TG3、第四传输门TG4、第五传输门TG5。本发明分别使用互相反馈的四对PN晶体管构建两个用于存储数据的同构的存储模块，再使用两个C单元分别对两个存储模块的输出数据进行接收，实现节点翻转的一级过滤，最后，实现节点翻转的二级过滤，不但实现了对任意双节点翻转的完全容忍，而且实现了对任意三节点翻转的完全容忍功能。

公开(公告)号：CN109687850A

公开(公告)日：2019-04-26

申请号：CN201811556555.9

申请日：2018-12-19

Applicant: 安徽大学

Inventor： 李锐 ,  闫爱斌 ,  路璐 ,  冯祥凤 ,  刘思佳 ,  周俊

IPC: H03K3/356 ,  H03K19/003

CPC classification number: H03K3/356104 ,  H03K19/00338

Abstract: 本发明涉及一种任意三节点翻转完全容忍的锁存器，包括：两个分别由4对PN晶体管构建的存储模块，即第一存储模块DICE1和第二存储模块DICE2；三个C单元，即第一C单元CE1、第二C单元CE2、第三C单元CE3，第三C单元CE3具有时钟控制端；五个传输门，即第一传输门TG1、第二传输门TG2、第三传输门TG3、第四传输门TG4、第五传输门TG5。本发明分别使用互相反馈的四对PN晶体管构建两个用于存储数据的同构的存储模块，再使用两个C单元分别对两个存储模块的输出数据进行接收，实现节点翻转的一级过滤，最后，实现节点翻转的二级过滤，不但实现了对任意双节点翻转的完全容忍，而且实现了对任意三节点翻转的完全容忍功能。