-
公开(公告)号:CN119296609B
公开(公告)日:2025-03-07
申请号:CN202411832795.2
申请日:2024-12-13
Applicant: 安徽大学
IPC: G11C11/419 , G06N3/063 , G06F15/78
Abstract: 本申请涉及一种8T‑SRAM存算单元、存内计算阵列和存内计算电路,其中,该存内计算阵列包括:包括行分布的单元阵列和双极性计算单元,单元阵列包括行分布的多个8T‑SRAM存算单元,双极性计算单元包括第一反相器、第二反相器、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第一电容和第二电容,第一反相器的输出端连接第二反相器的输入端,第七NMOS管的栅极、漏极和源极分别连接第一反相器的输出端、第一电容的上极板和第八NMOS管的漏极,第九NMOS管的栅极、漏极和源极分别连接第二反相器的输出端、第二电容的上极板和第十NMOS管的漏极,第一电容和第二电容分别还连接第一计算位线和第二计算位线。
-
公开(公告)号:CN119296609A
公开(公告)日:2025-01-10
申请号:CN202411832795.2
申请日:2024-12-13
Applicant: 安徽大学
IPC: G11C11/419 , G06N3/063 , G06F15/78
Abstract: 本申请涉及一种8T‑SRAM存算单元、存内计算阵列和存内计算电路,其中,该存内计算阵列包括:包括行分布的单元阵列和双极性计算单元,单元阵列包括行分布的多个8T‑SRAM存算单元,双极性计算单元包括第一反相器、第二反相器、第七NMOS管、第八NMOS管、第九NMOS管、第十NMOS管、第一电容和第二电容,第一反相器的输出端连接第二反相器的输入端,第七NMOS管的栅极、漏极和源极分别连接第一反相器的输出端、第一电容的上极板和第八NMOS管的漏极,第九NMOS管的栅极、漏极和源极分别连接第二反相器的输出端、第二电容的上极板和第十NMOS管的漏极,第一电容和第二电容分别还连接第一计算位线和第二计算位线。
-
公开(公告)号:CN118887985A
公开(公告)日:2024-11-01
申请号:CN202410897971.4
申请日:2024-07-05
Applicant: 安徽大学
Abstract: 本发明涉及集成电路设计技术领域,具体公开了一种基于独热码的数据搜索存储器、芯片及应用。本发明的基于独热码的数据搜索存储器包括:MTJ存储阵列、预充电路部、M个预充控制部、M个读写控制部、数据编码器、开多行译码器、M个灵敏放大器、列选择器、时序控制器。本发明采用了由磁隧道结器件、NMOS管组成的存储单元所构建的MTJ存储阵列,降低了器件数量,提高了限定面积下的存储密度。本发明通过在MTJ存储阵列设置预充控制部、读写控制部,并利用灵敏放大器的输出对预充控制部进行反馈,从而在并行分段查找操作过程中对预充电路部进行功能限制,减少了CAM工作中预充电路部工作次数,能够显著减少CAM电路功耗。
-
-