-
公开(公告)号：CN100561597C
公开(公告)日：2009-11-18
申请号：CN200510007874.0
申请日：2005-02-06
Applicant: 夏普株式会社
CPC classification number: G11C13/0028 , G11C13/0007 , G11C29/26 , G11C29/76 , G11C2029/2602 , G11C2213/31
Abstract: 包括将多个存储块(5)排列而成的1个或多个存储板(4)，并包括对从存储板(4)内选择存储块(5)用的块地址信号进行译码，输出独立地选择存储块的块选择信号(BSEL0～3)，同时在规定的测试模式中，使块选择信号全部成为选择状态并可输出的块译码电路；以及使块选择信号(BSEL0～3)的信号电平反转或非反转的块选择信号反转电路。
-
公开(公告)号：CN1652254A
公开(公告)日：2005-08-10
申请号：CN200510007871.7
申请日：2005-02-06
Applicant: 夏普株式会社
CPC classification number: G11C16/28 , G11C11/5642 , G11C11/5678 , G11C11/5685 , G11C13/0004 , G11C13/0007 , G11C13/004 , G11C13/0064 , G11C16/3436 , G11C2013/0054 , G11C2213/31
Abstract: 非易失性半导体存储器件配备：对选择存储单元和基准单元施加规定的电压，使之流过与各自的阈值电压对应的电流，比较流过选择存储单元和基准单元的各电流，读出存储在选择存储单元中的数据的读出电路。该读出电路在通常的读出时和用于写入检验的读出时，共同利用设定在相同存储状态的基准单元，在用于写入检验的读出时，当对选择存储单元和基准单元施加规定的电压时，将对基准单元的施加条件设定为，与通常的读出时的施加条件相比，使外观上的阈值电压向写入状态方向移动。
-
公开(公告)号：CN1263042C
公开(公告)日：2006-07-05
申请号：CN03152362.5
申请日：2003-07-30
Applicant: 夏普株式会社
IPC: G11C11/34 , G11C11/4063 , G11C7/00
CPC classification number: G11C11/5642 , G11C16/28 , G11C2211/5634
Abstract: 一种读取电路，用于从多个存储单元中的一个存储单元中读取数据，读取电路包括：多个分割读出电路，多个分割读出电路中的每一个通过多条读出线中对应的一条读出线与所述的一个存储单元连接；以及电流电压转换电路，用于将流经每一条读出线的电流转换为表示对应的读出线的电位的读出电压。每一个分割读出电路包括：电流负载电路，用于通过对应的读出线向所述的一个存储单元提供电流；以及读出放大器，用于读出对应的读出线和多条参考线中对应的参考线之间的电位差。在至少一个分割读出电路包括的电流负载电路具有与在另一分割读出电路中包括的电流负载电路的电流提供能力不同的电流提供能力。
-
公开(公告)号：CN100492535C
公开(公告)日：2009-05-27
申请号：CN200510009468.8
申请日：2005-02-08
Applicant: 夏普株式会社
IPC: G11C11/409 , G11C7/00 , G11C7/24
CPC classification number: G11C16/28 , G11C7/06 , G11C7/062 , G11C7/12 , G11C29/02 , G11C29/021 , G11C29/028 , G11C2029/5004 , G11C2207/063
Abstract: 分别对选择存储单元和参考存储单元进行电流供给的2个偏置电路(20)其电路结构相同，各偏置电路分别具有：第1有源元件(21a、21b)，在电源节点(Vcc)和结合节点(Nca、Ncb)之间控制电流，以便抑制上述结合节点的电压电平的变动；第2有源元件(22a、22b)，在电源节点和输出节点(Nouta、Noutb)之间控制电流，以使上述输出节点的电压电平与另一侧的偏置电路的结合节点的电压电平相反方向地变化；第3有源元件(23a、23b)和第4有源元件(24a、24b)，在上述结合节点和电流供给节点(Nsa、Nsb)之间以及上述输出节点和上述电流供给节点之间，调整偏置电压。
-
Patent Agency Ranking
公开(公告)号：CN1655281A
公开(公告)日：2005-08-17
申请号：CN200510009468.8
申请日：2005-02-08
Applicant: 夏普株式会社
IPC: G11C11/409 , G11C7/00 , G11C7/24
CPC classification number: G11C16/28 , G11C7/06 , G11C7/062 , G11C7/12 , G11C29/02 , G11C29/021 , G11C29/028 , G11C2029/5004 , G11C2207/063
Abstract: 分别对选择存储单元和参考存储单元进行电流供给的2个偏置电路(20)其电路结构相同，各偏置电路分别具有：第1有源元件(21a、21b)，在电源节点(Vcc)和结合节点(Nca、Ncb)之间控制电流，以便抑制上述结合节点的电压电平的变动；第2有源元件(22a、22b)，在电源节点和输出节点(Nouta、Noutb)之间控制电流，以使上述输出节点的电压电平与另一侧的偏置电路的结合节点的电压电平相反方向地变化；第3有源元件(23a、23b)和第4有源元件(24a、24b)，在上述结合节点和电流供给节点(Nsa、Nsb)之间以及上述输出节点和上述电流供给节点之间，调整偏置电压。
-
公开(公告)号：CN1652255A
公开(公告)日：2005-08-10
申请号：CN200510007874.0
申请日：2005-02-06
Applicant: 夏普株式会社
CPC classification number: G11C13/0028 , G11C13/0007 , G11C29/26 , G11C29/76 , G11C2029/2602 , G11C2213/31
Abstract: 包括将多个存储块(5)排列而成的1个或多个存储板(4)，并包括对从存储板(4)内选择存储块(5)用的块地址信号进行译码，输出独立地选择存储块的块选择信号(BSEL0～3)，同时在规定的测试模式中，使块选择信号全部成为选择状态并可输出的块译码电路；以及使块选择信号(BSEL0～3)的信号电平反转或非反转的块选择信号反转电路。
-
公开(公告)号：CN100359604C
公开(公告)日：2008-01-02
申请号：CN03152359.5
申请日：2003-07-30
Applicant: 夏普株式会社
IPC: G11C16/06 , H01L27/115
CPC classification number: G11C11/5642 , G11C7/06 , G11C16/28 , G11C29/70 , G11C2211/5623 , G11C2211/5641
Abstract: 一种半导体存储装置，它包括：存储单元阵列，该存储单元阵列具有双值存储区和多值存储区，其中，双值存储区包含多个存储单元，每个存储单元包括1比特的数据，以及多值存储区包括多个存储单元，每个存储单元包括2个或者多比特数据；以及读出放大器部分，该部分对于双值存储区的数据读取和多值存储区的数据读取是公用的，以便通过将选择的存储单元与参考单位进行比较，读取在所选存储单元中存储的数据。
-
公开(公告)号：CN1477646A
公开(公告)日：2004-02-25
申请号：CN03152359.5
申请日：2003-07-30
Applicant: 夏普株式会社
IPC: G11C16/06 , H01L27/115
CPC classification number: G11C11/5642 , G11C7/06 , G11C16/28 , G11C29/70 , G11C2211/5623 , G11C2211/5641
Abstract: 一种半导体存储装置，它包括：存储单元阵列，该存储单元阵列具有双值存储区和多值存储区，其中，双值存储区包含多个存储单元，每个存储单元包括1比特的数据，以及多值存储区包括多个存储单元，每个存储单元包括2个或者多比特数据；以及读出放大器部分，该部分对于双值存储区的数据读取和多值存储区的数据读取是公用的，以便通过将选择的存储单元与参考单位进行比较，读取在所选存储单元中存储的数据。
-
公开(公告)号：CN1477640A
公开(公告)日：2004-02-25
申请号：CN03152362.5
申请日：2003-07-30
Applicant: 夏普株式会社
IPC: G11C11/34 , G11C11/4063 , G11C7/00
CPC classification number: G11C11/5642 , G11C16/28 , G11C2211/5634
Abstract: 一种读取电路，用于从多个存储单元中的一个存储单元中读取数据，读取电路包括：多个分割读出电路，多个分割读出电路中的每一个通过多条读出线中对应的一条读出线与所述的一个存储单元连接；以及电流电压转换电路，用于将流经每一条读出线的电流转换为表示对应的读出线的电位的读出电压。每一个分割读出电路包括：电流负载电路，用于通过对应的读出线向所述的一个存储单元提供电流；以及读出放大器，用于读出对应的读出线和多条参考线中对应的参考线之间的电位差。在至少一个分割读出电路包括的电流负载电路具有与在另一分割读出电路中包括的电流负载电路的电流提供能力不同的电流提供能力。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.01 seconds)
