-
公开(公告)号:CN101110393B
公开(公告)日:2012-03-07
申请号:CN200710043460.2
申请日:2007-07-05
Applicant: 复旦大学
IPC: H01L21/82 , H01L21/768
Abstract: 本发明属微电子技术领域,具体是一种CuxO电阻存储器制备与铜互连工艺集成的方法。其步骤为:以CuxO存储介质上方形成的铜化合物介质层作为掩膜,或者以CuxO存储介质本身作为掩膜,刻蚀去除不需要形成存储介质的铜上的盖帽层。CuxO存储介质上方形成的铜化合物介质层是一种能够与盖帽层进行选择性刻蚀介质层,它可以为CuO、CuxN或CuON。这里,1
-
公开(公告)号:CN101159284B
公开(公告)日:2010-09-29
申请号:CN200710045938.5
申请日:2007-09-13
Applicant: 复旦大学
Abstract: 本发明属微电子技术领域,具体提供了一种以自对准形成上电极的WOx电阻存储器及制造方法。所述的存储器包括:下电极为铝互连工艺中层间钨栓塞,在钨栓塞上方形成的牺牲介质层和在牺牲介质层中形成的孔洞,位于孔洞中的钨栓塞氧化形成的WOx存储介质,以自对准方式形成金属上电极于所述的WOx存储介质之上和所述的牺牲介质层孔洞之中。在制作所述的电阻存储器时,以自对准形成的金属上电极层,无需为制作上电极图形增加掩膜和光刻步骤,减少工艺复杂度,可提高存储性能的可靠性和降低工艺成本。
-
公开(公告)号:CN100585728C
公开(公告)日:2010-01-27
申请号:CN200510027622.4
申请日:2005-07-07
Abstract: 本发明属大规模数字集成电路技术领域,具体为一种相变存储单元阵列写电流的字线电压补偿方法。其中包括步进字线电压补偿和反馈式字线电压补偿两种方式,该方法是利用字线电压对存储单元内选通开关的输出电阻进行调制,使得不同行的选通开关具有不同的等效输出电阻,补偿相应的位线分布电阻,从而提高不同单元写电流的均匀性。
-
公开(公告)号:CN100521278C
公开(公告)日:2009-07-29
申请号:CN200710039648.X
申请日:2007-04-19
Applicant: 复旦大学
IPC: H01L45/00
Abstract: 本发明属于微电子技术领域,具体为一种以CuxO作为存储介质的RRAM避免forming现象的制备方法,本发明方法是在按常规工艺制备以CuxO作为存储介质的RRAM过程中,在存储介质CuxO薄膜完成以后,将其与含有羟胺成分的稳定溶液接触,处理10~30分钟,将薄膜中的CuO成分还原成Cu2O,从而可以在器件使用前不再需要用一个高于正常操作电压的电压激活过程,即避免了forming现象。
-
公开(公告)号:CN101159284A
公开(公告)日:2008-04-09
申请号:CN200710045938.5
申请日:2007-09-13
Applicant: 复旦大学
Abstract: 本发明属微电子技术领域,具体提供了一种以自对准形成上电极的WOx电阻存储器及制造方法。所述的存储器包括:下电极为铝互连工艺中层间钨栓塞,在钨栓塞上方形成的牺牲介质层和在牺牲介质层中形成的孔洞,位于孔洞中的钨栓塞氧化形成的WOx存储介质,以自对准方式形成金属上电极于所述的WOx存储介质之上和所述的牺牲介质层孔洞之中。在制作所述的电阻存储器时,以自对准形成的金属上电极层,无需为制作上电极图形增加掩膜和光刻步骤,减少工艺复杂度,可提高存储性能的可靠性和降低工艺成本。
-
公开(公告)号:CN101106151A
公开(公告)日:2008-01-16
申请号:CN200710042326.0
申请日:2007-06-21
IPC: H01L27/24 , H01L23/528 , H01L21/84 , H01L21/768 , G11C11/56
Abstract: 本发明属微电子技术领域,具体为一种基于二极管单元选通的相变存储器及其制造方法。相变存储器件中包括:具有半导体薄膜特性的字线、一个或多个金属电极、具有半导体薄膜特性的相变材料、具有半导体薄膜特性的位线。以所述字线或位线与相变薄膜材料形成的异质结二极管,或所述字线或位线与金属电极形成的肖特基二极管,作为1D/1R结构存储器的选通功能单元。本发明的相变存储器结构管理、制造方法简单,并不依赖与衬底硅层,可实现多层相变存储器阵列堆叠,从而大大提高其存储密度。
-
公开(公告)号:CN1901217A
公开(公告)日:2007-01-24
申请号:CN200610029177.X
申请日:2006-07-20
Abstract: 本发明属微电子技术领域,具体为一种相变存储器件中新的沟槽结构存储单元。该结构的基本特征是:相变材料分布于沟槽侧壁,不同存储单元共用沟槽底部的下电极和与选通管连通的同一个选通管。它利用相变材料自身的厚度来控制接触面积,在一个方向上突破光刻条件的限制达到纳米尺度。本发明的存储器结构可降低操作电流,并可在不占用额外硅片面积的情况下提高存储密度,降低生产成本。
-
公开(公告)号:CN1725369A
公开(公告)日:2006-01-25
申请号:CN200510026409.1
申请日:2005-06-02
Abstract: 本发明属于半导体存储器技术领域,具体为存储器中实现多态存储的一种独特的存储方式及其相关电路。这种独特的多态存储方式,基于一种特定的元器件。该器件具有编写为多种电阻值(或电荷值等)的能力,例如:相变存储器中的相变电阻,以及铁电存储器中的金属—铁电—绝缘体—半导体结构等。而实现这种存储方式时,存储器使用的单元电路也具有特定的结构要求。在这种结构下实现的独特多态存储方式,兼有抗干扰能力强和存储密度高的优点。
-
-
公开(公告)号:CN101226988B
公开(公告)日:2011-02-16
申请号:CN200810032765.8
申请日:2008-01-17
Applicant: 复旦大学
Abstract: 本发明属微电子技术领域,具体是一种减小CuxO电阻存储器写操作电流的方法。在生长CuxO存储介质前,沉积一薄层Ta或Al层(0.5nm~20nm)于Cu基体之上,然后进行等离子体氧化或热氧化,形成TaO/CuxO或AlO/CuxO复合结构,其中CuxO充当存储介质,TaO或AlO层等效于串联电阻,可以提高存储器低阻态阻值,降低写操作电流。在Cu基体上覆盖Ta或Al薄层后,在氧化过程中会阻挡过量氧等离子体或氧气与铜接触,避免不具有存储特性的CuO生成。另外,在CuxO层上覆盖一惰性介质层,可扩大上电极材料的选择范围,消除活泼电极材料跟CuxO材料的反应,提高器件稳定性。本发明工艺简便,成本低,可显著提高CuxO性能。
-
-
-
-
-
-
-
-
-