公开(公告)号：CN110098260A

公开(公告)日：2019-08-06

申请号：CN201910287859.8

申请日：2019-04-11

Applicant: 复旦大学

Inventor： 任锦华 ,  张群 ,  沈杰 ,  李凯文 ,  黄瑜婷 ,  盛楚明

IPC: H01L29/786 ,  H01L21/34

Abstract: 本发明涉及一种宽禁带TmSnO半导体薄膜晶体管的制备方法，半导体薄膜晶体管制备方法包括以下步骤：提供一带有二氧化硅介质层的硅衬底，采用磁控溅射法在其上依次制备稀土元素Tm掺杂SnO2有源层，以及ITO透明导电薄膜源漏电极。本发明采用物理方法将稀土Tm元素掺杂进SnO2薄膜中，有效地抑制了SnO2半导体的氧空位，制备得到的TmSnO薄膜的禁带宽度大于3.8 eV。将制备得到的TmSnO薄膜应用于晶体管，得到的场效应薄膜晶体管具有优良的综合性能，优化的场效应迁移率大于5.0 cm2V-1s-1，开关比大于107，阈值电压大于-3 V，亚阈值摆幅小于0.7 Vdec-1，具有一定的产业应用前景。

公开(公告)号：CN115863441A

公开(公告)日：2023-03-28

申请号：CN202211659843.3

申请日：2022-12-22

Applicant: 复旦大学

Inventor： 包文中 ,  盛楚明 ,  朱宇轩 ,  董祥麒 ,  周鹏

IPC: H01L29/786 ,  H01L29/24 ,  H01L21/34

Abstract: 本发明属于半导体器件技术领域，具体为基于二维材料的边缘接触晶体管及其制备方法。本发明晶体管，沟道层为二维材料，其边缘与源/漏电极接触；沟道层为一层，或者为多层，构成叠层纳米片晶体管；源极之间的连接、漏极之间的连接为刻蚀通孔后沉积连接金属；环栅连接为刻蚀通孔后钝化二维材料边缘再沉积连接金属，或使用高肖特基接触势垒金属进行连接。沟层为多层的晶体管，同层源/漏/顶栅电极由一步或分步掩模工艺制备。本发明提出的边缘接触工艺与3 nm以下先进制程兼容；结合二维材料有效抑制短沟道效应和叠层纳米片晶体管大电流，提出二维材料新型晶体管结构及其制备方法，拓展其在集成电路先进制程中的应用前景。

公开(公告)号：CN115881537A

公开(公告)日：2023-03-31

申请号：CN202211575582.7

申请日：2022-12-08

Applicant: 复旦大学

Inventor： 包文中 ,  盛楚明 ,  孙正宗 ,  童领

IPC: H01L21/335 ,  H01L29/12 ,  H01L21/223 ,  H01L21/283

Abstract: 本发明属于半导体器件技术领域，具体为基于等离子体处理的低维半导体材料晶体管制备方法。本发明方法包括：提供低维半导体材料结构的工件并制备成样品；在真空腔室中通入气体电离形成等离子体，与源极/漏极接触区域的低维半导体材料发生反应；原位真空沉积电极，形成低维半导体材料与电极的源极/漏极接触区域；最后进行剥离工艺，完成晶体管的制备。本发明可降低低维半导体材料与电极的源极/漏极接触区域的界面态缺陷密度、费米钉扎效应，提高晶体管的开态电流密度，并增加半导体材料晶圆上芯片元器件的可靠性和器件良率。

公开(公告)号：CN115831726A

公开(公告)日：2023-03-21

申请号：CN202211582913.X

申请日：2022-12-08

Applicant: 复旦大学

Inventor： 包文中 ,  盛楚明 ,  孙正宗 ,  董祥麒 ,  朱宇轩

IPC: H01L21/223 ,  H01L21/31

Abstract: 本发明属于半导体器件技术领域，具体为基于等离子体掺杂调控低维半导体材料电学性能的方法。本发明方法包括提供具有低维半导体材料的工件，对低维半导体材料进行等离子体掺杂，原位沉积钝化层形成封装结构，其中形成封装结构的步骤包括：向真空工艺腔室中通入气体，使气体电离形成等离子体，对低维半导体材料进行掺杂，后在原位真空下沉积钝化层。本发明对低维半导体材料进行等离子体掺杂后原位沉积钝化层，降低杂质对等离子体掺杂后活化的低维半导体材料表面的影响，降低低维半导体材料与钝化层之间界面态缺陷密度，通过等离子体掺杂改变低维半导体材料载流子浓度和类型，进而调控低维半导体材料电学性能。