公开(公告)号：CN111295771A

公开(公告)日：2020-06-16

申请号：CN201880071062.8

申请日：2018-11-01

Applicant: 国际商业机器公司

Inventor： 安藤崇志 ,  杨智超 ,  B·布里格斯 ,  M·里佐罗 ,  L·克莱文杰

IPC: H01L45/00

Abstract: 本发明提供了一种用于形成半导体器件的方法。该方法包括：在半导体衬底之上沉积绝缘层，蚀刻绝缘层以形成用于接收第一导电材料的多个沟槽，在多个沟槽中的至少一个沟槽之上形成电阻切换存储器元件，电阻切换存储器元件具有形成在其上的导电盖，以及在沟槽之上沉积电介质盖。该方法还包括蚀刻绝缘层的部分以暴露形成在电阻切换存储器元件上方的电介质盖的一部分，蚀刻电介质盖的暴露部分以暴露电阻切换存储器元件的导电盖，以及形成与导电盖的暴露部分直接接触的阻挡层。

公开(公告)号：CN107615480A

公开(公告)日：2018-01-19

申请号：CN201680031423.7

申请日：2016-05-27

Applicant: 国际商业机器公司

Inventor： B·D·布里格斯 ,  M·里佐罗 ,  L·克莱文杰 ,  本山幸一

IPC: H01L23/48 ,  H01L21/768

Abstract: 在形成包括被宽沟槽部分(52B)间隔开的窄沟槽部分(52A)的沟槽开口(52)并且在沟槽开口(52)的侧壁和底表面上形成第一扩散屏障层(62)和第一衬垫层(64)的堆叠之后，执行回流工艺以用第一传导材料层(66)填充窄沟槽部分(52A)而不填充宽沟槽部分(52B)。在第一衬垫层(64)的部分和被宽沟槽部分(52B)暴露的第一传导材料层(66)的末端上形成第二扩散屏障层(72)和第二衬垫层(74)的堆叠。沉积第二传导材料层(76)以填充宽沟槽部分(52B)。位于第一传导材料层(66)与第二传导材料层(76)之间的第二衬垫层(74)和第二扩散屏障层(72)的部分充当竖直阻挡边界以防止金属原子的电迁移。

公开(公告)号：CN119856584A

公开(公告)日：2025-04-18

申请号：CN202380065386.1

申请日：2023-09-06

Applicant: 国际商业机器公司

Inventor： 蔡武璋 ,  A·雷兹尼塞克 ,  M·里佐罗 ,  A·赵

IPC: H10B61/00

Abstract: 一种装置，包括背侧功率分布网络；背侧功率轨，其接合到该背侧功率分布网络；以及背侧接触通孔，其将至少一个线晶体管的前端耦接到该背侧功率轨；其中该背侧接触通孔包括基于柱的存储器设备。

公开(公告)号：CN116547797A

公开(公告)日：2023-08-04

申请号：CN202180078557.5

申请日：2021-10-27

Applicant: 国际商业机器公司

Inventor： K·W·布雷弗 ,  安藤崇志 ,  M·里佐罗 ,  L·A·克莱文杰

IPC: H01L21/82

Abstract: 一种非易失性存储单元包括串联、并且在顶部状态影响电极和顶部导线之间的薄膜电阻器(TFR)。TFR限制或通常减小来自顶部导线的顶部状态影响电极处的电流。这样，可以提高非易失性存储器单元耐久性，并且可以限制对与非易失性存储器单元相邻的(一个或多个)部件的不利影响。当形成与顶部导线的制造相关联的顶部导线沟槽时，TFR被附加的利用为蚀刻停止件。在需要单元对称性的一些非易失性存储器单元中，可以在底部导线与底部状态影响电极之间形成附加TFR。