计及故障概率的两阶段N-K鲁棒故障约束机组组合方法

    公开(公告)号:CN110311427B

    公开(公告)日:2020-12-01

    申请号:CN201910524106.4

    申请日:2019-06-18

    Abstract: 本本发明提出了一种计及故障概率的两阶段N‑K鲁棒故障约束机组组合方法,基于故障不确定集合和概率性准则,建立以预测场景下的开停机成本和运行成本最低为目标的两阶段的鲁棒故障约束机组组合模型,并采用Benders分解法与列和约束生成(C&CG)法相结合的二阶段法进行求解。提出的模型使基本场景下的调度成本最小,同时保证确定的鲁棒机组组合可以自适应和安全地在不确定性的发电机和输电线路故障下进行调整。本申请所提的模型能有效保证基本场景下机组组合在N‑K故障下的鲁棒性,考虑发电机和输电线路故障概率可以有效地将发生概率较小的极端故障场景排除,降低了不确定集合的保守性,提高了鲁棒优化的经济性。

    计及故障概率的两阶段N-K鲁棒故障约束机组组合方法

    公开(公告)号:CN110311427A

    公开(公告)日:2019-10-08

    申请号:CN201910524106.4

    申请日:2019-06-18

    Abstract: 本本发明提出了一种计及故障概率的两阶段N-K鲁棒故障约束机组组合方法,基于故障不确定集合和概率性准则,建立以预测场景下的开停机成本和运行成本最低为目标的两阶段的鲁棒故障约束机组组合模型,并采用Benders分解法与列和约束生成(C&CG)法相结合的二阶段法进行求解。提出的模型使基本场景下的调度成本最小,同时保证确定的鲁棒机组组合可以自适应和安全地在不确定性的发电机和输电线路故障下进行调整。本申请所提的模型能有效保证基本场景下机组组合在N-K故障下的鲁棒性,考虑发电机和输电线路故障概率可以有效地将发生概率较小的极端故障场景排除,降低了不确定集合的保守性,提高了鲁棒优化的经济性。

    程序烧写设备、系统及方法

    公开(公告)号:CN111124433B

    公开(公告)日:2024-04-02

    申请号:CN201811291511.8

    申请日:2018-10-31

    Abstract: 本申请公开了一种程序烧写设备、系统及方法。包括用于存储待下载程序的存储器;与其连接的控制器,用于接收用户的烧写指令,并根据烧写指令,启动预先存储的烧写步骤;根据烧写步骤,读取待下载程序,并将读取的待下载程序和预先存储的至少两个待烧写的快闪存储器的地址编码中每个地址编码的组合信息输出至FPGA芯片;与控制器连接的FPGA芯片,用于根据地址编码,采用预设译码运算,得到待烧写的快闪存储器的地址,并向译码后得到的地址对应的快闪存储器烧写待下载程序;与FPGA芯片相连的快闪存储器底座,以及为上述各器件供电的供电电源。该设备实现了对多个快闪存储器的程序烧写,提高了程序烧写效率。

Patent Agency Ranking