公开(公告)号：CN1647280A

公开(公告)日：2005-07-27

申请号：CN03807618.7

申请日：2003-08-08

Applicant: 因芬尼昂技术股份公司

Inventor： R·卡科斯奇科 ,  D·舒姆 ,  G·坦佩

IPC: H01L27/112 ,  H01L27/115

CPC classification number: H01L29/66825 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11556 ,  H01L29/66833

Abstract: 本发明系有关于一种位线结构，这种位线结构系具有表面位线(DLx)及埋入位线(SLx)，其中，埋入位线(SLx)系形成于具有渠沟隔离层(6)之渠沟中，且，系经由渠沟上部区域之覆盖连接层(12)及自对准接头层(13)接触掺杂区域(10)。

公开(公告)号：CN1750170B

公开(公告)日：2013-06-05

申请号：CN200510091725.7

申请日：2005-08-15

Applicant: 因芬尼昂技术股份公司

Inventor： R·卡科斯奇克 ,  T·尼斯奇 ,  K·施弗 ,  D·舒姆

IPC: G11C11/401 ,  G11C11/412 ,  H01L27/105 ,  H01L21/8239

CPC classification number: G11C16/0416 ,  H01L27/115 ,  H01L29/8616

Abstract: 集成存储装置及方法，本案提出一种利用穿隧场效晶体管(TFET)以及埋藏位线的存储装置。该存储装置包括一包含储存单元行以及储存单元列的矩阵，其中，每一个储存单元包含至少一单元晶体管，而该单元晶体管则是依次会包含第一掺杂区域以及第二掺杂区域，其一为一漏极区域，以及另一为一源极区域。再者，该存储装置包括字线，其每一个都连接至一行的储存单元，以及位线，各位线连接至一列的储存单元。此外，该等第一掺杂区域为与该等第二掺杂区域不同的掺杂型态。

公开(公告)号：CN100350616C

公开(公告)日：2007-11-21

申请号：CN03807618.7

申请日：2003-08-08

Applicant: 因芬尼昂技术股份公司

Inventor： R·卡科斯奇科 ,  D·舒姆 ,  G·坦佩

IPC: H01L27/115 ,  H01L27/112

CPC classification number: H01L29/66825 ,  H01L21/28273 ,  H01L21/28282 ,  H01L27/115 ,  H01L27/11556 ,  H01L29/66833

Abstract: 本发明是有关于一种位线结构，这种位线结构是具有表面位线(DLx)及埋入位线(SLx)，其中，埋入位线(SLx)是形成于具有渠沟隔离层(6)的渠沟中，且，是经由渠沟上部区域的覆盖连接层(12)及自对准接头层(13)接触掺杂区域(10)。

公开(公告)号：CN1750170A

公开(公告)日：2006-03-22

申请号：CN200510091725.7

申请日：2005-08-15

Applicant: 因芬尼昂技术股份公司

Inventor： R·卡科斯奇克 ,  T·尼斯奇 ,  K·施弗 ,  D·舒姆

IPC: G11C11/401 ,  G11C11/412 ,  H01L27/105 ,  H01L21/8239

CPC classification number: G11C16/0416 ,  H01L27/115 ,  H01L29/8616

Abstract: 本案提出一种利用穿隧场效晶体管(TFET)以及埋藏位线的存储装置。该存储装置包括一包含储存单元行以及储存单元列的矩阵，其中，每一个储存单元包含至少一单元晶体管，而该单元晶体管则是依次会包含第一掺杂区域以及第二掺杂区域，其一为一漏极区域，以及另一为一源极区域。再者，该存储装置包括字线，其每一个都连接至一行的储存单元，以及位线，各位线连接至一列的储存单元。此外，该等第一掺杂区域为与该等第二掺杂区域不同的掺杂型态。