-
公开(公告)号：CN106203617A
公开(公告)日：2016-12-07
申请号：CN201610482653.7
申请日：2016-06-27
Applicant: 哈尔滨工业大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
Abstract: 本发明公开一种基于卷积神经网络的加速处理单元,用于对局部数据进行卷积运算，所述局部数据包括多个多媒体数据，所述加速处理单元包括第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、乘法器、加法器和第一多路选择器和第二多路选择器。单个加速处理单元通过对第一多路选择器和第二多路选择器的控制，使得乘法器和加法器可重复使用，从而使得一个加速处理单元只需要一个乘法器和一个加法器即可完成卷积运算，减少了乘法器和加法器的使用，在实现同样的卷积运算时，减少乘法器和加法器的使用将会提高处理速度并降低能耗，同时单个加速处理单元片上面积更小。
-
公开(公告)号：CN106203617B
公开(公告)日：2018-08-21
申请号：CN201610482653.7
申请日：2016-06-27
Applicant: 哈尔滨工业大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
Abstract: 本发明公开一种基于卷积神经网络的加速处理单元,用于对局部数据进行卷积运算，所述局部数据包括多个多媒体数据，所述加速处理单元包括第一寄存器、第二寄存器、第三寄存器、第四寄存器、第五寄存器、乘法器、加法器和第一多路选择器和第二多路选择器。单个加速处理单元通过对第一多路选择器和第二多路选择器的控制，使得乘法器和加法器可重复使用，从而使得一个加速处理单元只需要一个乘法器和一个加法器即可完成卷积运算，减少了乘法器和加法器的使用，在实现同样的卷积运算时，减少乘法器和加法器的使用将会提高处理速度并降低能耗，同时单个加速处理单元片上面积更小。
-
公开(公告)号：CN105913120A
公开(公告)日：2016-08-31
申请号：CN201610217357.4
申请日：2016-04-08
Applicant: 北京大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 本申请公开了一种跨导运算放大电路包括：接地端、电源电压端、处理模块、电流偏置模块及镜像模块。处理模块包括第一输入端、第二输入端及电流输出端。第一输入端用于输入可调配的固定电压Vi1，第二输入端用于输入电压Vi2，电流输出端用于输出放大的电流Io1，其中处理模块用于根据固定电压Vi1及电压Vi2的差值决定电流Io1。电流偏置模块用于向处理模块提供偏置电流。镜像模块用于根据电流Io1，输出镜像电流Io2。其中，电流偏置模块、处理模块及镜像模块由隧穿场效应晶体管构成。本申请还公开了一种细胞神经网络，其包括上述的跨导运算放大电路。本申请的跨导运算放大电路及细胞神经网络能够减小整体电路的集成面积，并降低功耗。
-
公开(公告)号：CN103840798B
公开(公告)日：2018-08-14
申请号：CN201210491246.4
申请日：2012-11-27
Applicant: 深圳开阳电子股份有限公司 , 深圳集成电路设计产业化基地管理中心
IPC: H03K3/3565
Abstract: 本发明涉及一种触发器，包括：高电平阈值比较器、低电平阈值比较器、带使能控制的或非门电路及反相器；其中，所述高电平阈值比较器的输出端与所述带使能控制的或非门电路的第一输入端电性连接；所述低电平阈值比较器的输出端与所述带使能控制的或非门电路的第二输入端电性连接；所述带使能控制的或非门电路的输出端与所述反相器的输入端电性连接，所述反相器的输出端反馈至所述带使能控制的或非门电路的第三输入端，从而可以使触发器的前后沿触发电压不受电源电压和温度的影响。
-
公开(公告)号：CN103036581B
公开(公告)日：2014-10-15
申请号：CN201210375094.1
申请日：2012-09-29
Applicant: 北京大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
IPC: H04B1/16
Abstract: 本发明公布了一种超再生接收机，包括天线、低噪声放大单元、注入锁定超再生单元、基带信号解调单元和数字控制逻辑单元，注入锁定超再生单元包括依次连接的注入锁定辅助模块和数字控制振荡模块，数字控制振荡模块包括数字控制谐振网络模块和正反馈支路模块；天线接收到的信号经低噪声放大单元放大后进入注入锁定超再生单元，基带信号解调单元对注入锁定超再生单元的输出信号进行解调，数字控制逻辑单元与正反馈支路模块的熄灭信号输入端连接，为正反馈支路模块提供熄灭信号。本发明的超再生接收机能实现频率自校准，具有结构简单、功耗低的优点。
-
Patent Agency Ranking
公开(公告)号：CN103036581A
公开(公告)日：2013-04-10
申请号：CN201210375094.1
申请日：2012-09-29
Applicant: 北京大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
IPC: H04B1/16
Abstract: 本申请公布了一种超再生接收机，包括天线、低噪声放大单元、注入锁定超再生单元、基带信号解调单元和数字控制逻辑单元，注入锁定超再生单元包括依次连接的注入锁定辅助模块和数字控制振荡模块，数字控制振荡模块包括数字控制谐振网络模块和正反馈支路模块；天线接收到的信号经低噪声放大单元放大后进入注入锁定超再生单元，基带信号解调单元对注入锁定超再生单元的输出信号进行解调，数字控制逻辑单元与正反馈支路模块的熄灭信号输入端连接，为正反馈支路模块提供熄灭信号。本申请的超再生接收机能实现频率自校准，具有结构简单、功耗低的优点。
-
公开(公告)号：CN105913120B
公开(公告)日：2018-03-20
申请号：CN201610217357.4
申请日：2016-04-08
Applicant: 北京大学深圳研究生院 , 深圳集成电路设计产业化基地管理中心
IPC: G06N3/063
Abstract: 本申请公开了一种跨导运算放大电路包括：接地端、电源电压端、处理模块、电流偏置模块及镜像模块。处理模块包括第一输入端、第二输入端及电流输出端。第一输入端用于输入可调配的固定电压Vi1，第二输入端用于输入电压Vi2，电流输出端用于输出放大的电流Io1，其中处理模块用于根据固定电压Vi1及电压Vi2的差值决定电流Io1。电流偏置模块用于向处理模块提供偏置电流。镜像模块用于根据电流Io1，输出镜像电流Io2。其中，电流偏置模块、处理模块及镜像模块由隧穿场效应晶体管构成。本申请还公开了一种细胞神经网络，其包括上述的跨导运算放大电路。本申请的跨导运算放大电路及细胞神经网络能够减小整体电路的集成面积，并降低功耗。
-
公开(公告)号：CN103840798A
公开(公告)日：2014-06-04
申请号：CN201210491246.4
申请日：2012-11-27
Applicant: 深圳艾科创新微电子有限公司 , 深圳集成电路设计产业化基地管理中心
IPC: H03K3/3565
Abstract: 本发明涉及一种触发器，包括：高电平阈值比较器、低电平阈值比较器、带使能控制的或非门电路及反相器；其中，所述高电平阈值比较器的输出端与所述带使能控制的或非门电路的第一输入端电性连接；所述低电平阈值比较器的输出端与所述带使能控制的或非门电路的第二输入端电性连接；所述带使能控制的或非门电路的输出端与所述反相器的输入端电性连接，所述反相器的输出端反馈至所述带使能控制的或非门电路的第三输入端，从而可以使触发器的前后沿触发电压不受电源电压和温度的影响。
-
公开(公告)号：CN105702287A
公开(公告)日：2016-06-22
申请号：CN201610001562.7
申请日：2016-01-05
Applicant: 哈尔滨工业大学深圳研究生院
IPC: G11C13/00
CPC classification number: G11C13/0069
Abstract: 本发明提供一种基于多比特阻态阻变器件的RRAM阵列读写方法及系统，属于多比特阻态阻变器件应用领域。本发明的方法包括如下步骤：构造RRAM存储阵列，所述RRAM存储阵列中设有多个具有多比特阻态的阻变单元；阻值写入模块通过使阻变器件在阻值变化区间线性变化实现阻值的写入；通过在读取模块的输入端分别加一个所要读取的阻变单元上位线上的电压VBL和相应参考电压Vref，实现读取模块对RRAM存储阵列中某一阻变单元不同阻态间阻值进行读取；解码模块将读取模块的读取值转换成设定的数字。本发明的有益效果为：通过改进的读取模块实现对阵列中某一阻变单元不同阻态间阻值的读取，从而完成了对新型阻变存储阵列中多值存储的实现。
-
公开(公告)号：CN105701541A
公开(公告)日：2016-06-22
申请号：CN201610020097.1
申请日：2016-01-13
Applicant: 哈尔滨工业大学深圳研究生院
IPC: G06N3/063
CPC classification number: G06N3/063
Abstract: 本发明适用于半导体集成电路技术领域，提供了一种基于忆阻器脉冲神经网络的电路结构，所述电路结构包括忆阻器单元及输出神经元单元，所述忆阻器单元的输出点连接所述输出神经元单元的输入端，根据识别的图像及字符转换成脉冲电信号，利用脉冲电信号来改变忆阻器单元的阻止实现脉冲神经网络的权值更新。基于忆阻器的脉冲神经网络电路相较于传统神经网络电路不存在电易失性缺点，精度更高，同时由于忆阻器是基本的电路元件，不需要单独存储，节省了权值传输时间并且保持精度不变。提高了脉冲神经网络电路的处理速度；降低了脉冲神经网络电路的功耗。
-
-
-
-
-
-
-
-
-
Search Results
10
records
(took 0.046 seconds)
