-
公开(公告)号：CN111709522A
公开(公告)日：2020-09-25
申请号：CN202010436453.4
申请日：2020-05-21
Applicant: 哈尔滨工业大学
Abstract: 本发明公开了一种基于服务器-嵌入式协同的深度学习目标检测系统。服务器端包括知识库、训练模型、测试结果统计分析和计算资源监控模块，知识库包括数据管理模块，训练模型包括深度学习网络训练模块和模型压缩模块，测试结果统计分析包括模型测试模块，计算资源监控模块用于对系统的CPU、GPU资源进行实时监控，便于用户根据实际情况合理利用计算资源；嵌入端包括主控制器ARM和协处理器FPGA，主控制器ARM负责外部图像输入、图像预处理、NMS算法、叠加检测信息和图像输出任务；协处理器FPGA负责深度网络推理中的卷积层、捷径层和上采样层加速。本发明解决现深度学习网络模型由服务器端的训练到嵌入式端的快速部署问题。
-
Patent Agency Ranking
公开(公告)号：CN111414994B
公开(公告)日：2022-07-12
申请号：CN202010150245.8
申请日：2020-03-03
Applicant: 哈尔滨工业大学
Abstract: 本发明是一种基于FPGA的Yolov3网络计算加速系统及其加速方法。所述系统包括ARM和FPGA平台架构、片外存储区、AXI_M接口和AXI_S接口，所述ARM平台架构包括核心处理器和数据和内存控制器，所述FPGA平台架构包括加速核心单元、输入缓存端和输出缓存端；所述核心处理器包括ARM Cortex‑A53CPU和L2缓存区，所述片外存储区包括SD卡和外部DDR4，所述加速核心单元包括数据矩阵向量阵列和计算模块。本发明输入和输出缓存端采用多通道并行读取写回的方式代替传统的单通道读写方式，最大化利用了Zynq芯片的带宽。输入缓存端设计双缓存区和寄存器阵列，实现高效的数据复用，成倍提高带宽。
-
公开(公告)号：CN111738298A
公开(公告)日：2020-10-02
申请号：CN202010461049.2
申请日：2020-05-27
Applicant: 哈尔滨工业大学
Abstract: 本发明公开了一种基于深宽可变多核学习的数据分类方法。步骤1：数据集的准备；步骤2：数据集分类的算法结构；步骤3：将步骤2的DWS-MKL算法使用SVM作为分类器进行数据第一次分类；步骤4：将步骤3中将数据进行第一次分类后，进行核参数学习；步骤6：利用上述步骤进行数据训练；步骤7：使用步骤6训练获得的分类模型处理测试集数据并获得算法的分类准确率。本发明充分发挥核方法的非线性映射能力，根据数据灵活改变结构并使用leave-one-out误差界优化参数，提高了方法的分类准确率。
-
公开(公告)号：CN111738298B
公开(公告)日：2023-09-12
申请号：CN202010461049.2
申请日：2020-05-27
Applicant: 哈尔滨工业大学
IPC: G06V30/19 , G06V10/82 , G06N3/0464 , G06N3/08
Abstract: 本发明公开了一种基于深宽可变多核学习的MNIST手写数字数据的分类方法。步骤1：MNIST手写数字数据集的准备；步骤2：数据集分类的算法结构；步骤3：将步骤2的DWS‑MKL算法使用SVM作为分类器进行数据第一次分类；步骤4：将步骤3中将数据进行第一次分类后，进行核参数学习；步骤6：利用上述步骤进行数据训练；步骤7：使用步骤6训练获得的分类模型处理测试集数据并获得算法的分类准确率。本发明充分发挥核方法的非线性映射能力，根据数据灵活改变结构并使用leave‑one‑out误差界优化参数，提高了方法的分类准确率。
-
公开(公告)号：CN111709522B
公开(公告)日：2022-08-02
申请号：CN202010436453.4
申请日：2020-05-21
Applicant: 哈尔滨工业大学
Abstract: 本发明公开了一种基于服务器‑嵌入式协同的深度学习目标检测系统。服务器端包括知识库、训练模型、测试结果统计分析和计算资源监控模块，知识库包括数据管理模块，训练模型包括深度学习网络训练模块和模型压缩模块，测试结果统计分析包括模型测试模块，计算资源监控模块用于对系统的CPU、GPU资源进行实时监控，便于用户根据实际情况合理利用计算资源；嵌入端包括主控制器ARM和协处理器FPGA，主控制器ARM负责外部图像输入、图像预处理、NMS算法、叠加检测信息和图像输出任务；协处理器FPGA负责深度网络推理中的卷积层、捷径层和上采样层加速。本发明解决现深度学习网络模型由服务器端的训练到嵌入式端的快速部署问题。
-
公开(公告)号：CN111414994A
公开(公告)日：2020-07-14
申请号：CN202010150245.8
申请日：2020-03-03
Applicant: 哈尔滨工业大学
Abstract: 本发明是一种基于FPGA的Yolov3网络计算加速系统及其加速方法。所述系统包括ARM和FPGA平台架构、片外存储区、AXI_M接口和AXI_S接口，所述ARM平台架构包括核心处理器和数据和内存控制器，所述FPGA平台架构包括加速核心单元、输入缓存端和输出缓存端；所述核心处理器包括ARM Cortex-A53CPU和L2缓存区，所述片外存储区包括SD卡和外部DDR4，所述加速核心单元包括数据矩阵向量阵列和计算模块。本发明输入和输出缓存端采用多通道并行读取写回的方式代替传统的单通道读写方式，最大化利用了Zynq芯片的带宽。输入缓存端设计双缓存区和寄存器阵列，实现高效的数据复用，成倍提高带宽。
-
-
-
-
-
Search Results
6
records
(took 0.02 seconds)
