-
公开(公告)号：CN117728843A
公开(公告)日：2024-03-19
申请号：CN202311748808.3
申请日：2023-12-19
Applicant: 哈尔滨工业大学
IPC: H03M13/01 , G06N3/0464 , G06N3/0442 , G06N3/045 , G06N3/0895 , G06F18/2415
Abstract: 本发明提供了一种基于卷积门控循环神经网络的极化码智能译码算法，包括：步骤1：构建卷积门控循环神经网络数据集；步骤2：计算卷积门控循环神经网络数据集中的初始LLR值；步骤3：构建卷积门控循环神经网络译码器；步骤4：基于卷积门控循环神经网络数据集对卷积门控循环神经网络译码器进行训练，获取训练后的卷积门控循环神经网络译码器；步骤5：计算每个比特的LLR值，并输入训练后的卷积门控循环神经网络译码器，获取译码结果。本发明提出的译码算法在1‑7dB上具有与传统SC译码算法和SCL‑4算法更低的误码率和误帧率，且算法复杂度低，在高信噪比下具有和传统SC译码算法一样优异的译码性能，在低信噪比下，能有效的改善译码的性能。
-
Patent Agency Ranking
公开(公告)号：CN117807936A
公开(公告)日：2024-04-02
申请号：CN202311839801.2
申请日：2023-12-29
Applicant: 哈尔滨工业大学
IPC: G06F30/34 , G06F8/34 , G06F8/41 , G06F115/08
Abstract: 本发明属于计算机技术领域，具体涉及一种基于LabVIEW快速封装VivadoIP核的方法，包括以下步骤，S1：安装LabVIEW FPGA IP Export Utility插件，并下载LabVIEW 2020FPGA Module和LabVIEW 2020FPGA Compilation Tool for Vivado，S2：安装设备终端驱动，S3：创建并编译用于IP导出的VI，S4：在程序规范中选择新建下的compilation，并依次填写生产名称和顶层VI，S5：在新的程序规范中选择Export VI to Netlist File，S6：导出后缀为.dcp和.vhd文件，在Vivado软件上进行验证是否成功，所述S1中，使用LabVIEW FPGA IP Export Utility前，需要先安装LabVIEW FPGA模块。本发明一方面降低了对开发者掌握能力的要求，即只需要掌握LabVIEW的图形化编程，而不需要对硬件描述语言和高层次综合的熟练运用，另一方面节约了验证IP核正确性的时间资源，即我们可以在LabVIEW中编译运行成功之后进行导出IP核。
-
公开(公告)号：CN119543963A
公开(公告)日：2025-02-28
申请号：CN202411523870.7
申请日：2024-10-30
Applicant: 哈尔滨工业大学
IPC: H03M13/11 , G06N3/0499
Abstract: 一种基于模型驱动神经网络的偏移最小和LDPC码译码算法，它涉及一种偏移最小和LDPC码译码算法。本发明为了解决传统LDPC译码算法在收敛速度、计算复杂度、灵活性等方面存在不足的问题。本发明包括步骤1、构建一种模型驱动的偏移最小和算法网络模型，所述网络模型包括输入层、校验节点层、变量节点层和输出层；步骤2、输入层利用接收信号y计算接收信道LLR进行初始化；步骤3、校验节点层进行计算CN‑to‑VN的LLR值；步骤4、变量节点层进行计算VN‑to‑CN的LLR值；步骤5、输出层计算最终译码输出。本发明属于译码技术领域。
-
公开(公告)号：CN119484601A
公开(公告)日：2025-02-18
申请号：CN202411523802.0
申请日：2024-10-30
Applicant: 哈尔滨工业大学
IPC: H04L67/125 , B60W40/08 , H04L67/52 , H04L67/025 , H04N7/18 , G08B21/06
Abstract: 一种基于车联网的健康驾驶系统及方法，它涉及一种健康驾驶系统及方法。本发明为了解决现有防疲劳安全驾驶预警仪功能单一，只能机械的进行语音提醒的问题。本发明所述系统包括驾驶员酒驾情况获取与分析模块、疲劳驾驶情况获取与分析模块、位置获取模块和数据可视化块。本发明属于智能驾驶技术领域。
-
公开(公告)号：CN119906438A
公开(公告)日：2025-04-29
申请号：CN202411919407.4
申请日：2024-12-25
Applicant: 哈尔滨工业大学
Abstract: 本发明提出CCSDS标准下的基于Verilog的多码率LDPC编码器及编码方法，属于信息编码技术领域，解决了LDPC码编码器的存储空间浪费以及编码器存储生成矩阵资源的消耗高的问题，LDPC编码器包括控制模块、存储模块、循环移位模块、校验位计算模块以及码字寄存器模块；本发明通过实现多码率LDPC码编码器的设计和构造，提高LDPC码编码器的灵活性，更有利于在实际应用中实现编码，同时，本发明能够节省LDPC码编码器的存储空间，节省存储资源，有利于深空环境下卫星编码器的实现。
-
公开(公告)号：CN116800295A
公开(公告)日：2023-09-22
申请号：CN202310825743.1
申请日：2023-07-07
Applicant: 哈尔滨工业大学
IPC: H04B1/707 , H04B1/7075 , H04B1/7097
Abstract: 本发明提出一种直接序列扩频收发机上下位机信号协作处理方法，所述方法分为发信机和接收机两部分。所述方法一方面可以充分利用上位机的强大算力和内存空间，使得通信收发机可以承载更复杂的信号处理算法，且更新迭代更加方便；另一方面则保持直接序列扩频通信收发机所具有的高速数据实时处理功能，不影响其性能。
-
-
-
-
-
Search Results
6
records
(took 0.021 seconds)
