一种基于数字孪生模型的芯片故障注入系统

    公开(公告)号:CN117807928A

    公开(公告)日:2024-04-02

    申请号:CN202311704516.X

    申请日:2023-12-11

    Abstract: 本发明提供了一种基于数字孪生模型的芯片仿真故障注入系统。该系统通过数字化的方式创建了一个真实世界的复制品,可以模拟真实世界的行为,从而提供更加深入的理解和洞察力。数字孪生模型主要用于在半导体领域进行芯片故障的检测和预防,通过对目标系统数字孪生模型的仿真,快速生成多种故障场景,并根据需求动态调整模型参数,更好地模拟真实的故障情况。本发明的实施方式主要包括数字孪生模型模块,故障注入、故障检测、故障日志和网络通信五个模块,可有效地帮助半导体行业更好的模拟真实故障。

    一种面向GPGPU的细粒度低开销的容错系统

    公开(公告)号:CN110083488B

    公开(公告)日:2023-03-17

    申请号:CN201910320906.4

    申请日:2019-04-21

    Abstract: 本发明提出了一种面向GPGPU的细粒度低开销的容错系统,其中包括任务划分模块,检查点备份模块,冗余执行与错误检测模块,错误修复模块。本发明可以实现对GPU计算部件瞬时故障的容错处理,并且可以解决GPU的传统软件容错方法中容错粒度大、错误修复代价高、容错系统性能差等问题。本发明的有益效果:能够把线程任务进行划分,减小kernel的计算规模,在检查点备份时只需对相对活跃变量进行备份,减少了存储带来的时空开销,在错误修复时只需把与错误相关的部分对象进行复算,减小了复算带来的容错代价,并且充分利用CPU‑GPU异构系统的异步机制,隐藏了因为数据传输带来的时间延迟,提高了系统的性能。

    基于智能芯片的SOM神经网络算法处理方法

    公开(公告)号:CN111860818B

    公开(公告)日:2022-11-08

    申请号:CN202010714776.5

    申请日:2020-07-23

    Abstract: 本发明提出了一种基于智能芯片的自组织特征映射神经网络(Self‑organizing Map,SOM)算法处理方法。SOM神经网络是无监督机器学习中一种经典的聚类算法,在图像处理、数据挖掘、深度学习有广泛的应用。本发明将SOM神经网络算法划分成不存在数据依赖的多个步骤,这个过程在下文中称为Kernel的划分。在保证每个步骤高并行度的情况下,将各个步骤在GPU上实现,对应下文里Kernel的分步骤实现与优化。在单个Kernel在GPU上完成高效的实现后,再将所有的步骤整合为一个Kernel。对整合后的Kernel进行深度优化,并将各个分步骤整合迭代的过程中,使用全局同步的方法,最终实现了一个可以在GPU端单次Kernel启动即可完成的高效的SOM神经网络算法。

    一种基于云边协同的多维时间序列异常检测方法及系统

    公开(公告)号:CN115021956A

    公开(公告)日:2022-09-06

    申请号:CN202210416032.4

    申请日:2022-04-20

    Abstract: 本发明涉及智能网联工控系统安全协同防护领域,尤其涉及一种基于云边协同的多维时间序列异常检测方法及系统。该系统包括:采集传感器和执行器数据的工控数据采集防护层;进行模型部署、进行ICS实时数据的异常检测并将结果和策略下发至工控系统的边缘计算层;对多维时间序列异常检测模型进行训练更新并将模型下发至边端的云计算层;去除时序信号规律性的谱残差数据处理方法;提取状态特征、控制特征、时间特征的s‑net、u‑net、t‑net网络;对t时刻预测和解码的p‑net和d‑net网络;实现异常判断和定位的马氏距离计算方法。本发明提出的云边协同工控异常检测方法相较于传统模型,可以有效解决边端计算资源有限等问题,同时具有更高的鲁棒性和异常检测精度。

    一种高可靠的异构平台的大型图数据库系统的实现方法

    公开(公告)号:CN112100415A

    公开(公告)日:2020-12-18

    申请号:CN202010961877.2

    申请日:2020-09-14

    Abstract: 本文结合存储高度关联的大型图数据库的需求,并结合在上述数据库中提高操作时的安全性与性能的需求,以及传统的原生图数据库Neo4j存在的安全性差、性能不能满足数据量较大时的大量查询的问题,在原有的存储结构基础上,结合GPGPU的高带宽和大吞吐量以及高计算密度的特点,通过增添安全校验码改良原有数据存储结构,提出了一种以GPU为存储和操作核心的模型,并且在提高了数据库的安全性的同时、不损失常用查询效率的数据库结构。本发明创新地利用GPU处理数据时按块对齐、并行处理的特点,做到了图数据库的安全可靠与性能稳定的统一;同时对于一些常用操作的效率明显优于传统的原生图数据库,且对硬件要求较低、兼容性较强,性价比较高,可扩展性较强。

    一种新型缓存优化多线程确定性方法

    公开(公告)号:CN109471734A

    公开(公告)日:2019-03-15

    申请号:CN201811262122.2

    申请日:2018-10-27

    Abstract: 本发明提出了基于缓存优化的多线程确定性方法,其中包括线程确定性结构模块,多线程通信隔离模块,原子事务阶段划分模块,线程同步策略研究模块以及LIRS缓存优化。本发明可以用于多线程系统中保障任务的线程确定性执行,并且优化确定性方法带来的额外系统开销,防止因为线程不确定性运行带来的同步竞争和数据竞争。以事务为单位划分线程运行阶段,并行阶段线程并行执行,隔离线程通信,设置栅栏进行全局同步。串行阶段线程通过确定性顺序获取令牌,依次向内存中执行提交,实行确定性调度。因为线程之间通讯隔离,缓存成为最末级共享存储,因此采用更加适合多线程的LIRS缓存替换算法优化系统性能,以此保证多线程运行确定性的同时减少系统开销。

    一种多处理器系统确定性调度和负载均衡方法

    公开(公告)号:CN107515781A

    公开(公告)日:2017-12-26

    申请号:CN201710593976.8

    申请日:2017-07-20

    CPC classification number: G06F9/4881 G06F9/546 G06F2209/5018

    Abstract: 本发明提出了一种面向多处理器的确定性调度及负载平衡方法,包括确定性调度模块,任务消息队列存储器,负载均衡模块。本发明可用于在多处理器系统中对任务进行确定性调度和负载平衡,防止因为进程调度不确定性而带来的访存冲突和运算错误。解决现有多处理器系统的任务分配效率低下和不具备确定性的问题,通过设置进程记录器对进程ID进行记录和管理,以及和内存隔离的备份内存空间建立联系的方式避免出现访存冲突,从而实现确定性调度。同时针对固定处理器分配方法效率低下,可能出现的空闲和阻塞问题进行了优化,采用公用消息队列的方法根据任务数量和优先级按照分配算法对处理器进行分配。

    无线传感器网络中基于AOMDV协议的路径选择方法

    公开(公告)号:CN101022382A

    公开(公告)日:2007-08-22

    申请号:CN200710071912.8

    申请日:2007-03-20

    Abstract: 无线传感器网络中基于AOMDV协议的路径选择方法,它涉及到无线传感器网络中数据传输路径的寻找方法。本发明解决了现有AOMDV协议在寻路过程中存在的一条路径中的某一段失效就会导致整条路径失效的问题。本发明的方法主要是,每个发送节点在初始化的时候,在其自身的路由表中保存多个下一跳邻居节点的信息,在寻路的过程中,当优先级最高的下一跳邻居节点的寻路失败的时候,根据其自身的路由表,可以选择次优先级的下一跳邻居节点继续进行寻路,直到该发送节点的路由表中的所有下一跳邻居节点的寻路都失败的时候,该发送节点的寻路才失败。本发明还为实时数据的传输提供了有效的QoS保障机制。本发明可以应用到无线传感器网络的路由协议中。

    基于知识增强和回溯损失的对话情绪识别网络模型、构建方法、电子设备及存储介质

    公开(公告)号:CN113987179B

    公开(公告)日:2024-03-22

    申请号:CN202111255353.2

    申请日:2021-10-27

    Abstract: 本申请公开了一种基于知识增强和回溯损失的对话情绪识别网络模型、构建方法、电子设备及存储介质,属于自然语言处理技术领域。本申请首先利用编码器,通过设计不同的掩码矩阵以实现对话中各方的交互,同时引入对话历史信息,仅在词编码阶段就考虑了情感动力学的影响。然后,本申请通过利用图注意力网络实现对外部结构化情感知识的利用,从而扩充了话语的语义信息,弥补了词编码器模块在某些特定维度上知识的缺失。最终,在任务损失函数的基础上又加入了一个回溯损失以达到在训练过程中利用过去模型状态的先验经验的效果。旨在利用先前的训练经验来指导权重更新,确保模型决策更接近真实值,而不是前一个训练步骤中表现相对较差的预测。

    一种基于弱内存一致性的多线程确定性执行方法

    公开(公告)号:CN110083445B

    公开(公告)日:2023-04-25

    申请号:CN201910320893.0

    申请日:2019-04-21

    Abstract: 本发明提出了基于弱内存一致性的多线程确定性执行方法。包括弱内存一致性模型,串行阶段线程并行化模块和性能指导标记模块。本方法使用TSO弱内存一致性概念,并且提出了两点创新性技术,包括串行阶段部分线程并行化技术和帮助长并行距离线程跳过同步点的性能指导标记技术。本发明可以解决现有确定性方法全局同步造成的性能下降问题,并且通过让一些并行阶段较长的线程跳过指定的同步点,有效的解决了并行阶段负载不均衡问题,使确定性技术在性能上有很大提升。

Patent Agency Ranking