Patent search ap:("台湾积体电路制造股份有限公司(TW)") AND inv:"余安棣" Page 1

1.

发明公开
用于制造半导体结构的方法无效

公开(公告)号：CN115602614A

公开(公告)日：2023-01-13

申请号：CN202210003421.4

申请日：2022-01-04

Applicant: 台湾积体电路制造股份有限公司(TW)

Inventor： 吴杰翰 , 朱慧捷 , 余安棣 , 魏慈慧 , 蔡政勋 , 李忠儒 , 杨士亿 , 请求不公布姓名

IPC: H01L21/768

Abstract: 一种用于制造半导体结构的方法，包括于介电结构中形成沟槽；在由所述沟槽所暴露的所述介电结构的侧表面上形成间隔层；在形成所述间隔层之后，在所述沟槽中形成第一导电特征件；移除所述介电结构的至少部分以形成凹槽；在所述凹槽中及所述第一导电特征件之上形成蚀刻停止层；以及在形成所述蚀刻停止层后，于所述凹槽中且于所述第一导电特征件之上沉积介电层。

Patent Agency Ranking