-
公开(公告)号：CN115842046A
公开(公告)日：2023-03-24
申请号：CN202210557254.8
申请日：2022-05-20
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/423 , H01L29/417 , H01L29/10 , H01L29/786 , H01L27/12 , H01L21/77 , H10B12/00
Abstract: 晶体管(例如，TFT)包括：源极区域和漏极区域，位于绝缘基质层内；U形沟道极板，接触源极区域和漏极区域的侧壁；U形栅极电介质，接触U形半导体金属氧化物极板的内侧壁；以及栅电极，接触U形栅极电介质的内侧壁。本申请的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN115332217A
公开(公告)日：2022-11-11
申请号：CN202210718632.6
申请日：2022-06-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522
Abstract: 所公开的电容器结构包括支撑结构，支撑结构包括每个沿纵向方向、横向方向和垂直方向延伸的多个细长结构。多个细长结构包括第一介电层和第二介电层的交替堆叠件、形成在支撑结构上方的底部电极、形成在底部电极上方的第三介电层以及形成在第三介电层上方的顶部电极。第一介电层的每个包括沿横向方向的第一宽度，并且第二介电层的每个包括沿横向方向的第二宽度。在各个实施例中，第一宽度可以小于第二宽度，从而使得多个细长结构的每个包括壁，壁包括作为沿垂直方向的距离的函数的波纹宽度轮廓。电容器结构可以在BEOL工艺中形成。本申请的实施例还涉及电容器结构及其制造方法。
-
公开(公告)号：CN115249687A
公开(公告)日：2022-10-28
申请号：CN202210492424.9
申请日：2022-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L23/522 , H01L23/64 , H01L49/02
Abstract: 本公开实施例的高密度电容器包括具有形成三维结构的导电材料的顶部电极。三维结构包括在垂直方向上延伸的多个垂直部分和水平部分，水平部分在垂直部分内交错设置并在第一水平方向上延伸。高密度电容器还包括形成在顶部电极上方的介电层和包括导电材料的底部电极，使得底部电极与顶部电极通过介电层分离。此外，底部电极包围顶部电极的多个垂直部分中的一些垂直部分。本公开实施例的高密度电容器还包括与第一水平方向对齐的多个支撑结构，使得顶部电极的水平部分形成在相应的支撑结构下方。高密度电容器的电容与电容器的体积成比例。
-
公开(公告)号：CN115064537A
公开(公告)日：2022-09-16
申请号：CN202210492468.1
申请日：2022-05-07
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/108 , H01L21/8242
Abstract: 一种半导体装置，包括包含沟槽的绝缘基底、包含沟槽中的栅极电极与垂直通道并且包含沟槽外的绝缘基底中的源极电极的晶体管、沟槽中的栅极电极上的隔离层以及电容器。电容器包括位于沟槽中的隔离层上的沟槽电容器部分，以及包括耦接至沟槽外的晶体管的源极电极的堆叠电容器部分。
-
公开(公告)号：CN119993231A
公开(公告)日：2025-05-13
申请号：CN202510087381.X
申请日：2025-01-20
Applicant: 台湾积体电路制造股份有限公司
IPC: G11C11/419 , G11C7/18 , G11C8/16
Abstract: 本申请的实施例公开了一种存储器电路及其操作方法，存储器电路包括被配置为储存数据的第一存储器单元阵列和第二存储器单元阵列。响应于第一组控制信号，第二存储器单元阵列被配置为第一逻辑电路或第二逻辑电路。第一逻辑电路被配置为基于第二组控制信号对第一组数据信号执行第一逻辑功能。第二逻辑电路被配置为基于第二组控制信号对第一组数据信号执行第二逻辑功能。第二逻辑功能不同于第一逻辑功能。第一组数据信号是储存在第一存储器单元阵列中的数据的部分。第一存储器单元阵列和第二存储器单元阵列嵌入在同一存储器单元阵列中。
-
Patent Agency Ranking
公开(公告)号：CN118448414A
公开(公告)日：2024-08-06
申请号：CN202410386109.7
申请日：2024-04-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本发明提供一种反相器电路，包括：第一导电类型半导体层，设置于层间介电层之上；闸极电极，设置于第一导电类型半导体层之上；第二导电类型半导体层，设置于闸极电极之上；第一闸极介电层，设置于第一导电类型半导体层与闸极电极之间；第二闸极介电层，设置于闸极电极与第二导电类型半导体层之间；第一源极电极，与第一导电类型半导体层接触；第二源极电极，与第二导电类型半导体层接触；以及共享汲极电极，与第一导电类型半导体层及第二导电类型半导体层接触。
-
公开(公告)号：CN116568023A
公开(公告)日：2023-08-08
申请号：CN202310237492.5
申请日：2023-03-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H10B10/00 , H10B51/30 , H10B51/40 , G11C11/412
Abstract: 本公开各种实施例针对一种包括存储器单元的存储器装置。存储器单元包括设置在基板上的多个半导体装置。下金属间介电(IMD)结构在半导体装置上方。多个导电通孔和多个导线设置在下IMD结构内并且电性耦接至半导体装置。数据备份单元在多个导电通孔和导线上方。数据备份单元包括第一源极/漏极结构、第二源极/漏极结构、通道层、第一存储器栅极结构和第二存储器栅极结构。第一和第二存储器栅极结构包括在铁电层上方的上栅极电极。第一和第二源极/漏极结构通过导电通孔和导线直接电性耦接至半导体装置。
-
公开(公告)号：CN116230715A
公开(公告)日：2023-06-06
申请号：CN202210426592.8
申请日：2022-04-22
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 本揭露提供有源组件、半导体组件以及半导体芯片。有源组件包括：通道层；顶源极/漏极电极，设置于通道层的顶侧；第一与第二底源极/漏极电极，设置于通道层的底侧；第一与第二栅极结构，位于顶源极/漏极电极与第一底源极/漏极电极之间，其中第一栅极结构包括非铁电介电层，且第二栅极结构包括铁电层；以及第三与第四栅极结构，位于顶源极/漏极电极与第二底源极/漏极之间，其中第三栅极结构包括非铁电介电层，且第四栅极结构包括铁电层。
-
公开(公告)号：CN119095373A
公开(公告)日：2024-12-06
申请号：CN202410038258.4
申请日：2024-01-10
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种半导体装置、记忆体装置及其操作方法。记忆体装置包含多个记忆体单元。多个记忆体单元中的每一者包含用以储存一定量的电荷的电容器及电耦接至电容器的多个晶体管。基于脉冲信号，多个晶体管的第一子集用以形成第一导电路径，且多个晶体管的第二子集用以形成第二导电路径。定量的电荷用以通过第一导电路径及第二导电路径更改。
-
公开(公告)号：CN115473644A
公开(公告)日：2022-12-13
申请号：CN202210775368.X
申请日：2022-07-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H04L9/32
Abstract: 物理不可克隆功能(PUF)器件包括第一反相器和第二反相器，第一反相器和第二反相器中的每个包括公共栅极节点和公共漏极节点。第一反相器的公共漏极节点电连接至第二反相器的公共栅极节点。PUF器件还包括：公共输出节点；第一RMD，电连接至第一反相器的公共漏极节点和公共输出节点；以及第二RMD，电连接至第二反相器的公共漏极节点和公共输出节点。本发明的实施例还涉及半导体器件及其操作方法。
-
-
-
-
-
-
-
-
-
Search Results
23
records
(took 0.028 seconds)
