-
公开(公告)号：CN109599340A
公开(公告)日：2019-04-09
申请号：CN201811147913.0
申请日：2018-09-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
Abstract: 方法包括形成鳍状物于基板上；形成虚置栅极结构于鳍状物上；形成第一间隔物于虚置栅极结构上；布植第一掺质至鳍状物中，以形成与第一间隔物相邻的鳍状物的掺杂区；移除鳍状物的掺杂区以形成第一凹陷，其中第一凹陷自对准掺杂区；以及外延成长源极/漏极区于第一凹陷中。
-
公开(公告)号：CN108615683A
公开(公告)日：2018-10-02
申请号：CN201710368881.6
申请日：2017-05-23
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336
CPC classification number: H01L21/823431 , H01L21/2236 , H01L21/823418 , H01L29/6656 , H01L29/66803 , H01L29/66795
Abstract: 一种等离子体掺杂制程，其对鳍状物中的淡掺杂源极/漏极区提供共形的掺杂轮廓，并减少由等离子体掺杂引起的鳍状物高度减损。上述等离子体掺杂制程克服了在鳍状物结构的传统的等离子体掺杂制程造成的限制，例如结构的具挑战性的高宽比及紧密的节距。已证实，具有共形的淡掺杂源极/漏极区及减少鳍状物高度损失的半导体装置的并联电阻较低且晶体管效能得到改善。
-
公开(公告)号：CN106206713B
公开(公告)日：2019-07-16
申请号：CN201510212384.8
申请日：2015-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/41 , H01L21/28
CPC classification number: H01L29/7851 , H01L29/66545 , H01L29/66795 , H01L29/7834 , H01L29/785
Abstract: FinFET包括鳍结构、栅极和源极‑漏极区。鳍结构位于衬底上方并且具有鳍结构的上表面的凹槽以及位于鳍结构中并且邻近凹槽的掺杂区。栅极从凹槽突出并且横跨在鳍结构上方。源极‑漏极区位于鳍结构中并且邻近掺杂区。本发明也提供了FinFET的制造方法。
-
公开(公告)号：CN108231864A
公开(公告)日：2018-06-29
申请号：CN201710310947.6
申请日：2017-05-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/417 , H01L21/336 , H01L29/78
Abstract: 一种半导体装置是包含掺杂半导体层、鳍片结构、源极/漏极区域以及鳍片侧壁。鳍片结构是设置在掺杂半导体层上，且是以p型掺质掺杂。源极/漏极区域是设置在鳍片结构的上部分中。鳍片侧壁是沿着鳍片结构的下部分形成的，并具有p型掺质。
-
公开(公告)号：CN106898649A
公开(公告)日：2017-06-27
申请号：CN201611149521.9
申请日：2016-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
CPC classification number: H01L29/7851 , H01L21/2236 , H01L29/66492 , H01L29/66545 , H01L29/6659 , H01L29/66795 , H01L29/7833 , H01L29/785 , H01L29/423 , H01L29/66803
Abstract: 一种半导体元件及其制造方法。半导体元件包含基材、至少一源极漏极特征、栅极结构以及至少一栅极间隙壁。源极漏极特征至少部分位于基材中。栅极结构位于基材上。栅极间隙壁位于栅极结构的至少一侧壁上。栅极间隙壁的底部位具有掺杂物于其中。
-
Patent Agency Ranking
公开(公告)号：CN113410310A
公开(公告)日：2021-09-17
申请号：CN202110743295.1
申请日：2016-12-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 一种半导体元件的制造方法。方法包含形成虚设栅极于半导体鳍片的通道部位上方；沉积氧化物层于虚设栅极以及半导体鳍片上方；沉积氮硅化物层于氧化物层上方；掺杂氮硅化物层以于氮硅化物层中形成富掺杂层；将富掺杂层中的掺杂物撞击至氧化物层中；将富掺杂层中的掺杂物撞击至氧化物层中之后，形成多个轻掺杂漏极区域于半导体鳍片的未覆盖部位；图案化氮硅化物层以及氧化物层以形成一对栅极间隙壁于虚设栅极的相对的两侧壁上，其中轻掺杂漏极区域中的一者的一顶部位所具有的掺杂浓度是高于该对栅极间隙壁中的一者的底部位所具有的掺杂浓度，轻掺杂漏极区域中的该者的底部位所具有的掺杂浓度是低于该对栅极间隙壁中的该者的底部位所具有的掺杂浓度。
-
公开(公告)号：CN109585292A
公开(公告)日：2019-04-05
申请号：CN201810523022.4
申请日：2018-05-28
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/06 , H01L29/78
Abstract: 根据本公开一些实施例，提供半导体装置的制造方法，其包含形成第一鳍片于基底的第一区上及第二鳍片于基底的第二区上。上述方法亦包含形成第一栅极堆叠于第一鳍片上，及形成第二栅极堆叠于第二鳍片上。上述方法更包含形成间隙物层于第一鳍片、第二鳍片、第一栅极堆叠及第二栅极堆叠上。此外，上述方法包含形成第一掩模于第二区的间隙物层上，且第一掩模覆盖第二鳍片。形成第一掩模后，将具有第一掺杂型态的第一掺杂质注入第一鳍片上方的间隙物层内。上述方法亦包含移除第一掩模。上述方法更包含执行第一退火工艺，以将第一掺杂质导入第一鳍片，以及外延成长第一源极/漏极区于第一鳍片内。
-
公开(公告)号：CN106206713A
公开(公告)日：2016-12-07
申请号：CN201510212384.8
申请日：2015-04-29
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/78 , H01L21/336 , H01L29/41 , H01L21/28
CPC classification number: H01L29/7851 , H01L29/66545 , H01L29/66795 , H01L29/7834 , H01L29/785
Abstract: FinFET包括鳍结构、栅极和源极-漏极区。鳍结构位于衬底上方并且具有鳍结构的上表面的凹槽以及位于鳍结构中并且邻近凹槽的掺杂区。栅极从凹槽突出并且横跨在鳍结构上方。源极-漏极区位于鳍结构中并且邻近掺杂区。本发明也提供了FinFET的制造方法。
-
公开(公告)号：CN110610863B
公开(公告)日：2022-11-18
申请号：CN201910234384.6
申请日：2019-03-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/336 , H01L29/78 , H01L29/36
Abstract: 本发明实施例涉及半导体装置与其形成方法。在一实施例中，装置包括鳍状物于基板上，且鳍状物具有靠近基板的硅部分与远离基板的硅锗部分；栅极堆叠，位于鳍状物的通道区上；源极/漏极区，与栅极堆叠相邻；第一掺杂区，位于鳍状物的硅锗部分中，第一掺杂区位于通道区与源极/漏极区之间，且第一掺杂区具有一致的掺质浓度；以及第二掺杂区，位于鳍状物的硅锗部分中，第二掺杂区位于源极/漏极区下，而第二掺杂区具有梯度的掺质浓度，且掺质浓度随着自鳍状物顶部朝鳍状物底部延伸的方向增加。
-
公开(公告)号：CN108231864B
公开(公告)日：2020-10-23
申请号：CN201710310947.6
申请日：2017-05-05
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L29/417 , H01L21/336 , H01L29/78
Abstract: 一种半导体装置是包含掺杂半导体层、鳍片结构、源极/漏极区域以及鳍片侧壁。鳍片结构是设置在掺杂半导体层上，且是以p型掺质掺杂。源极/漏极区域是设置在鳍片结构的上部分中。鳍片侧壁是沿着鳍片结构的下部分形成的，并具有p型掺质。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.023 seconds)
