公开(公告)号：CN117094271A

公开(公告)日：2023-11-21

申请号：CN202310127637.6

申请日：2023-02-17

Applicant: 台湾积体电路制造股份有限公司

Inventor： 蔡濬泽 ,  刘思伶

IPC: G06F30/392 ,  G06F30/398

Abstract: 本公开的实施例提供了一种集成电路的布局设计方法，该方法包括接收电路布局，该电路布局包括将在集成电路(IC)衬底上方的同一材料层上形成的电路部件和标记图案，该电路部件沿第一方向纵向定向，并且沿与第一方向正交的第二方向彼此相隔；对标记图案进行分割，以生成具有分割的标记部件的分割的标记图案，使分割的标记部件以平行方式布置，并且沿第三方向纵向布置；以及生成用于电路制造的修改后的电路布局，修改后的电路布局包括电路部件和分割的标记图案。

公开(公告)号：CN108933138A

公开(公告)日：2018-12-04

申请号：CN201711205591.6

申请日：2017-11-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李建璋 ,  蔡濬泽 ,  杭孟琦

IPC: H01L27/11

Abstract: 一种半导体元件包含基板。半导体元件进一步包含第一多晶硅结构于基板之上。第一多晶硅结构具有第一晶粒尺寸。半导体元件进一步包含第一阻障层于第一多晶硅结构之上。第一多晶硅结构中至少一晶界接触第一阻障层。半导体元件进一步包含第二多晶硅结构于第一阻障层之上。第二多晶硅结构具有小于第一晶粒尺寸的第二晶粒尺寸。