公开(公告)号：CN110783214B

公开(公告)日：2022-07-12

申请号：CN201910588010.4

申请日：2019-07-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李沛轩 ,  黄郁琁 ,  甘家嘉

IPC: H01L21/66

Abstract: 本发明实施例涉及晶片级测试方法及其测试结构，其中所述方法包含：将第一导电迹线的第一端耦合到自由电子源；用电子束扫描所述第一导电迹线及第二导电迹线的暴露表面；所述第一导电迹线及第二导电迹线是交替布置且间隔开的；在执行所述扫描的同时获得所述第一导电迹线及所述第二导电迹线的图像；及基于所述图像确定所述第一导电迹线及所述第二导电迹线的布线特性。

公开(公告)号：CN110783214A

公开(公告)日：2020-02-11

申请号：CN201910588010.4

申请日：2019-07-02

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李沛轩 ,  黄郁琁 ,  甘家嘉

IPC: H01L21/66

Abstract: 本发明实施例涉及晶片级测试方法及其测试结构，其中所述方法包含：将第一导电迹线的第一端耦合到自由电子源；用电子束扫描所述第一导电迹线及第二导电迹线的暴露表面；所述第一导电迹线及第二导电迹线是交替布置且间隔开的；在执行所述扫描的同时获得所述第一导电迹线及所述第二导电迹线的图像；及基于所述图像确定所述第一导电迹线及所述第二导电迹线的布线特性。