-
公开(公告)号:CN110543083A
公开(公告)日:2019-12-06
申请号:CN201910439073.3
申请日:2019-05-24
Applicant: 台湾积体电路制造股份有限公司
IPC: G03F9/00
Abstract: 本发明的一些实施例揭露光刻叠对校正以及光刻工艺。根据本发明的一些实施例,一种方法包含:接收晶片;在所述晶片上方界定多个区;沿着第一方向,根据一方程式针对所述多个区的各者执行多区对准补偿;及根据所述多个补偿值,针对所述多个区的各者执行晶片对准及光刻曝光。逐区执行所述晶片对准及所述光刻曝光。