公开(公告)号：CN110660735B

公开(公告)日：2022-04-19

申请号：CN201910024599.5

申请日：2019-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯忠廷 ,  林翰奇 ,  王俊尧 ,  黄靖宇 ,  李资良 ,  王勇智

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088

Abstract: 一种方法包括分别蚀刻伪栅极堆叠件的第一部分和第二部分以形成第一开口和第二开口，以及沉积氮化硅层以填充第一开口和第二开口。沉积氮化硅层包括从使用氢自由基处理第一氮化硅层、注入第一氮化硅层及它们的组合中选择的第一工艺。该方法还包括蚀刻伪栅极堆叠件的第三部分以形成沟槽，蚀刻位于第三部分下方的半导体鳍以将沟槽向下延伸到半导体衬底的位于伪栅极堆叠件下面的主体部分中，以及将第二氮化硅层沉积到沟槽中。本发明的实施例还涉及用于介电层的应力调制。

公开(公告)号：CN110660735A

公开(公告)日：2020-01-07

申请号：CN201910024599.5

申请日：2019-01-10

Applicant: 台湾积体电路制造股份有限公司

Inventor： 柯忠廷 ,  林翰奇 ,  王俊尧 ,  黄靖宇 ,  李资良 ,  王勇智

IPC: H01L21/8234 ,  H01L21/336 ,  H01L27/088

Abstract: 一种方法包括分别蚀刻伪栅极堆叠件的第一部分和第二部分以形成第一开口和第二开口，以及沉积氮化硅层以填充第一开口和第二开口。沉积氮化硅层包括从使用氢自由基处理第一氮化硅层、注入第一氮化硅层及它们的组合中选择的第一工艺。该方法还包括蚀刻伪栅极堆叠件的第三部分以形成沟槽，蚀刻位于第三部分下方的半导体鳍以将沟槽向下延伸到半导体衬底的位于伪栅极堆叠件下面的主体部分中，以及将第二氮化硅层沉积到沟槽中。本发明的实施例还涉及用于介电层的应力调制。