公开(公告)号：CN108074804B

公开(公告)日：2023-02-28

申请号：CN201710152290.5

申请日：2017-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江欣哲 ,  曾主元 ,  梁春昇 ,  王淑慧 ,  潘国华

IPC: H01L21/28

Abstract: 提供一种半导体装置的栅极结构的制造方法，其是包含沉积高介电常数介电层在基材上。形成虚拟金属层在高介电常数介电层上。虚拟金属层包含氟。进行高温制程，以驱动氟自虚拟金属层至高介电常数介电层，借以形成钝化高介电常数介电层。接着，移除虚拟金属层。形成至少一功函数层在钝化高介电常数介电层上。形成填充金属层在至少一功函数层上。

公开(公告)号：CN110783182A

公开(公告)日：2020-02-11

申请号：CN201910298155.0

申请日：2019-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴铭家 ,  曾主元 ,  江欣哲 ,  黄渊圣 ,  梁春昇

IPC: H01L21/28 ,  H01L21/336

Abstract: 本发明涉及半导体装置的形成方法。本发明提供的方法施加保护层于栅极堆叠的一部分上，接着移除保护层。沉积保护层之后，将等离子体前驱物分离成多个组成。接着采用中性自由基移除保护层。在一些实施例中，移除步骤亦形成保护性的副产物，其有助于保护下方的层状物免于在蚀刻工艺中损伤。

公开(公告)号：CN109860297A

公开(公告)日：2019-06-07

申请号：CN201811339371.7

申请日：2018-11-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江欣哲 ,  曾主元 ,  梁春昇 ,  叶志扬 ,  王淑慧 ,  叶震亚

IPC: H01L29/78 ,  H01L29/49

Abstract: 一种半导体元件包括基板、栅极堆叠。基板包括半导体鳍。栅极堆叠设置在半导体鳍上。栅极堆叠包括设置在半导体鳍上方的介电层、及设置在介电层上方并且具有第一金属层及在第一金属层上方的第二金属层的金属堆叠、以及设置在金属堆叠上方的栅电极。第一金属层及第二金属层具有第一元素，并且第一元素在第一金属层中的百分比高于在第二金属层中。

公开(公告)号：CN108074804A

公开(公告)日：2018-05-25

申请号：CN201710152290.5

申请日：2017-03-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 江欣哲 ,  曾主元 ,  梁春昇 ,  王淑慧 ,  潘国华

IPC: H01L21/28

CPC classification number: H01L29/66545 ,  H01L21/02183 ,  H01L21/0228 ,  H01L21/02321 ,  H01L21/28088 ,  H01L21/28185 ,  H01L21/3115 ,  H01L29/401 ,  H01L29/4966 ,  H01L29/513 ,  H01L29/517 ,  H01L29/518 ,  H01L29/78 ,  H01L21/28247

Abstract: 提供一种半导体装置的栅极结构的制造方法，其是包含沉积高介电常数介电层在基材上。形成虚拟金属层在高介电常数介电层上。虚拟金属层包含氟。进行高温制程，以驱动氟自虚拟金属层至高介电常数介电层，借以形成钝化高介电常数介电层。接着，移除虚拟金属层。形成至少一功函数层在钝化高介电常数介电层上。形成填充金属层在至少一功函数层上。

公开(公告)号：CN110783182B

公开(公告)日：2024-08-23

申请号：CN201910298155.0

申请日：2019-04-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 戴铭家 ,  曾主元 ,  江欣哲 ,  黄渊圣 ,  梁春昇

IPC: H01L21/28 ,  H01L21/336

Abstract: 本发明涉及半导体装置的形成方法。本发明提供的方法施加保护层于栅极堆叠的一部分上，接着移除保护层。沉积保护层之后，将等离子体前驱物分离成多个组成。接着采用中性自由基移除保护层。在一些实施例中，移除步骤亦形成保护性的副产物，其有助于保护下方的层状物免于在蚀刻工艺中损伤。

公开(公告)号：CN110416159A

公开(公告)日：2019-11-05

申请号：CN201811390946.8

申请日：2018-11-21

Applicant: 台湾积体电路制造股份有限公司

Inventor： 黄如立 ,  江欣哲 ,  曾主元 ,  徐维澤 ,  陈岳毅 ,  王淑慧 ,  张世勳

IPC: H01L21/8234

Abstract: 一种形成半导体结构的方法，包括以下步骤。移除形成在第一鳍片及第二鳍片上的虚设栅极结构，形成第一沟槽，暴露第一鳍片的一部分，与形成第二沟槽，暴露第二鳍片的一部分，以及形成界面层。形成包括镧及氧的第一高k介电层，在第一沟槽及第二沟槽中的界面层上。移除该第二沟槽中的第一高k介电层。形成自组装单层，在第一沟槽中的第一高k介电层上。形成第二高k介电层，在第一沟槽中的含磷酸盐单层之上与在第二沟槽中的界面层上。形成功函数金属层，在第一沟槽及第二沟槽中。形成体导电层，在第一沟槽及第二沟槽中的功函数金属层之上。