-
公开(公告)号：CN119108413A
公开(公告)日：2024-12-10
申请号：CN202411111626.X
申请日：2024-08-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/762
Abstract: 一种制造混合SOI衬底的方法，包括在半导体本体上外延生长牺牲层，然后外延生长上部半导体层。牺牲层可以是重掺杂的半导体。重掺杂允许牺牲层被选择性地蚀刻，同时使上部半导体层基本上完好无损。掩蔽半导体本体的SOI区，同时从半导体本体的外围区蚀刻上部半导体层和牺牲层。然后生长体半导体以替换外围区上的蚀刻层。穿过SOI区中的上部半导体层形成开孔，并且从上部半导体下方蚀刻牺牲层。然后可以用电介质填充开孔，从而在SOI区中的上部半导体层下方留下空腔。本申请的实施例还公开了混合绝缘体上半导体衬底、集成电路器件及其制造方法。
Search Results
1
records
(took 0.022 seconds)
筛选
AND
AND
过滤
NOT
NOT
Scan to Join
