公开(公告)号：CN106468854A

公开(公告)日：2017-03-01

申请号：CN201510859794.1

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许倍诚 ,  连大成 ,  刘姿伶

IPC: G03F1/54

Abstract: 本发明公开一种掩膜及其制造方法，掩膜包括具有第一区域、第二区域及第三区域的掺杂基板。掺杂基板在第一区域中具有第一厚度以界定第一掩膜状态及在第二区域中具有第二厚度以界定第二掩膜状态。第二厚度与第一厚度不同。掩膜亦包括第三区域上方所安置的吸光材料层以界定边缘区域。掺杂基板有效率地耗散累积充电以减少蚀刻形貌畸变，此展示出对晶圆印刷方法中所使用的掩膜的聚焦深度及掩膜误差增强因子的改良。

公开(公告)号：CN106468854B

公开(公告)日：2019-12-24

申请号：CN201510859794.1

申请日：2015-11-30

Applicant: 台湾积体电路制造股份有限公司

Inventor： 许倍诚 ,  连大成 ,  刘姿伶

IPC: G03F1/54

Abstract: 本发明公开一种掩膜及其制造方法，掩膜包括具有第一区域、第二区域及第三区域的掺杂基板。掺杂基板在第一区域中具有第一厚度以界定第一掩膜状态及在第二区域中具有第二厚度以界定第二掩膜状态。第二厚度与第一厚度不同。掩膜亦包括第三区域上方所安置的吸光材料层以界定边缘区域。掺杂基板有效率地耗散累积充电以减少蚀刻形貌畸变，此展示出对晶圆印刷方法中所使用的掩膜的聚焦深度及掩膜误差增强因子的改良。