公开(公告)号：CN113314530A

公开(公告)日：2021-08-27

申请号：CN202110171171.0

申请日：2021-02-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沙哈吉·B·摩尔 ,  钱德拉谢卡尔·普拉卡斯·萨万特 ,  余典卫 ,  蔡家铭

IPC: H01L27/092 ,  H01L21/8238

Abstract: 在一种制造半导体器件的方法中，在由半导体材料制成的沟道区上方形成栅极介电层，在栅极介电层上方形成第一功函调整材料层，在第一功函调整材料层上方形成粘合增强层，在粘合增强层上形成包括抗反射有机材料层的掩模层，并且通过使用掩模层作为蚀刻掩模来对粘合增强层和第一功函调整材料层进行图案化。该粘合增强层对抗反射有机材料层的粘合强度高于对第一功函调整材料层的粘合强度。本申请的实施例还涉及半导体器件。

公开(公告)号：CN113851475A

公开(公告)日：2021-12-28

申请号：CN202110108938.5

申请日：2021-01-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萨万特·钱德拉谢卡尔·普拉卡斯 ,  余典卫 ,  蔡家铭

IPC: H01L27/092 ,  H01L21/8238

Abstract: 本揭露描述一种半导体元件，具有扩散阻障层的半导体元件的形成方法包含在鳍片结构上形成栅极介电层、在栅极介电层上形成功函数堆叠、降低在功函数堆叠中的碳浓度、在功函数堆叠上形成阻障层以及在阻障层上形成金属层。阻障层阻挡杂质扩散至功函数堆叠、栅极介电层以及鳍片结构中。

公开(公告)号：CN113327925A

公开(公告)日：2021-08-31

申请号：CN202110202805.4

申请日：2021-02-23

Applicant: 台湾积体电路制造股份有限公司

Inventor： 萨万特·钱德拉谢卡尔·普拉卡斯 ,  蔡家铭 ,  范彧达 ,  余典卫

IPC: H01L27/088 ,  H01L27/092 ,  H01L21/8234 ,  H01L21/8238

Abstract: 本揭示内容描述了一种半导体结构、半导体装置、和制造半导体装置的方法，半导体装置其具有金属边界沟槽隔离件，金属边界沟槽隔离件带有作为金属扩散阻障的导电的中间结构。半导体结构包括在基板上的第一鳍片结构和第二鳍片结构、介于第一鳍片结构和第二鳍片结构之间的绝缘层、在绝缘层与第一和第二鳍片结构上的栅极介电层，以及在栅极介电层上的第一功函数堆叠和第二功函数堆叠。第一功函数堆叠在第一鳍片结构和绝缘层的第一部分上方，并且第二功函数堆叠在第二鳍片结构和绝缘层的邻近于第一部分的第二部分上方。半导体结构还包括在栅极介电层上和介于第一和第二功函数堆叠的导电的中间结构。

公开(公告)号：CN111128737A

公开(公告)日：2020-05-08

申请号：CN201911035326.7

申请日：2019-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钱德拉谢卡尔·普拉卡什·萨万特 ,  张景舜 ,  余典卫 ,  蔡家铭 ,  陈明德

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/49 ,  H01L21/8238 ,  H01L27/092

Abstract: 在制造半导体器件的方法中，在沟道区域上方形成栅极介电层，在栅极介电层上方形成第一导电层，在形成双层结构的第一导电层上方形成屏蔽层，在屏蔽层上方形成覆盖层，在形成覆盖层之后实施第一退火操作，在第一退火操作之后去除覆盖层，并且在去除覆盖层之后形成栅电极层。本发明的实施例还涉及半导体器件。

公开(公告)号：CN110957368B

公开(公告)日：2023-09-26

申请号：CN201910918738.9

申请日：2019-09-26

Applicant: 台湾积体电路制造股份有限公司

Inventor： 王智纬 ,  蔡家铭 ,  刘格志 ,  钱德拉谢卡尔·普拉卡什·萨万特 ,  余典卫

IPC: H01L29/78 ,  H01L29/49 ,  H01L21/336

Abstract: 本发明描述了形成具有两个或多个钛‑铝(TiAl)层的栅极堆叠件的方法，该两个或多个钛‑铝(TiAl)层具有不同Al浓度(例如，不同的Al/Ti比)的。例如，栅极结构可以包括具有第一Al/Ti比的第一TiAl层和具有第二Al/Ti比的第二TiAl层，第二TiAl层的第二Al/Ti比大于第一TiAl层的第一Al/Ti比。本申请的实施例还涉及半导体结构。

公开(公告)号：CN115832024A

公开(公告)日：2023-03-21

申请号：CN202210962381.6

申请日：2022-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钱德拉谢卡尔·普拉卡斯·萨万特 ,  张景舜 ,  余典卫 ,  蔡家铭

IPC: H01L29/423 ,  H01L21/28 ,  H01L29/78 ,  H01L21/336

Abstract: 一种用于制造半导体器件的方法包括提供具有衬底、位于衬底上方的半导体沟道层、位于半导体沟道层上方的界面氧化物层以及位于界面氧化物层上方的高k栅极介电层的结构，其中，半导体沟道层包括锗。该方法还包括在高k栅极介电层上方形成金属氮化物层并使用含金属气体对该结构执行第一处理。在执行第一处理之后，该方法还包括在金属氮化物层上方沉积硅层；然后对该结构执行退火，使得在高k栅极介电层上方形成金属混合层。金属混合层包括具有来自高k栅极介电层的金属物质和来自含金属气体的附加金属物质的金属氧化物。根据本申请的其他实施例，还提供了用于制造半导体器件的方法和半导体器件。

公开(公告)号：CN115831731A

公开(公告)日：2023-03-21

申请号：CN202210962819.0

申请日：2022-08-11

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钱德拉谢卡尔·普拉卡斯·萨万特 ,  张景舜 ,  余典卫 ,  蔡家铭

IPC: H01L21/28 ,  H01L21/336 ,  H01L29/423 ,  H01L29/78

Abstract: 本文公开了用于提供具有改善的轮廓(例如，最小至没有翘曲、弯曲、弓形和颈缩和/或基本上垂直的侧壁)的栅极堆叠件和/或栅极结构(例如，高k/金属栅极)的栅极制造技术，其可以在各种器件类型中实现。例如，本文公开的栅极制造技术提供具有应力处理胶层的栅极堆叠件，应力处理胶层具有小于约1.0吉帕斯卡(GPa)(例如，约‑2.5GPa至约0.8GPa)的残余应力。在一些实施例中，通过在功函层上方沉积胶层以及对胶层实施应力减小处理(诸如气体环境中的离子注入工艺和/或退火工艺)来提供应力处理胶层。在一些实施例中，通过在功函层上方形成至少一个胶子层/金属层对、实施毒化工艺以及在该对上方形成胶子层来提供应力处理胶层。本申请的实施例还涉及用于形成栅极堆叠件的方法、半导体器件及其形成方法。

公开(公告)号：CN113380890A

公开(公告)日：2021-09-10

申请号：CN202110034133.0

申请日：2021-01-12

Applicant: 台湾积体电路制造股份有限公司

Inventor： 沙哈吉·B·摩尔 ,  钱德拉谢卡尔·普拉卡斯·萨万特 ,  余典卫 ,  蔡家铭

IPC: H01L29/78 ,  H01L29/423 ,  H01L21/336 ,  H01L27/092

Abstract: 半导体器件包括：栅极结构，设置在沟道区域和源极/漏极区域上方。栅极结构包括：栅极介电层，位于沟道区域上方；一个或多个功函调整材料层，位于栅极介电层上方；以及金属栅电极层，位于一个或多个功函调整材料层上方。一个或多个功函调整层包括含铝层，并且扩散阻挡层设置在含铝层的底部和顶部中的至少一个处。扩散阻挡层是富钛层、钛掺杂层、富钽层、钽掺杂层和硅掺杂层中的一个或多个。本申请的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN112447830B

公开(公告)日：2024-08-27

申请号：CN202010150082.3

申请日：2020-03-06

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钱德拉谢卡尔·普拉卡什·萨万特 ,  蔡家铭 ,  陈明德 ,  余典卫

IPC: H01L29/423 ,  H01L21/336 ,  H01L29/78

Abstract: 一种半导体器件包括设置在沟道区域上方的栅极结构和源极/漏极区域。栅极结构包括位于沟道区域上方的栅极介电层、位于栅极介电层上方的第一功函调整层、位于第一功函调整层上方的第一屏蔽层、第一阻挡层以及金属栅电极层。第一功函调整层由n型功函调整层组成并且包括铝。第一屏蔽层由选自由金属、金属氮化物、金属碳化物、硅化物、包含F、Ga、In、Zr、Mn和Sn中的一种或多种的层和含铝层组成的组中的至少一种制成，含铝层具有比第一功函调整层低的铝浓度。本发明的实施例还涉及制造半导体器件的方法。

公开(公告)号：CN111128737B

公开(公告)日：2024-04-12

申请号：CN201911035326.7

申请日：2019-10-29

Applicant: 台湾积体电路制造股份有限公司

Inventor： 钱德拉谢卡尔·普拉卡什·萨万特 ,  张景舜 ,  余典卫 ,  蔡家铭 ,  陈明德

IPC: H01L21/336 ,  H01L29/78 ,  H01L29/49 ,  H01L21/8238 ,  H01L27/092

Abstract: 在制造半导体器件的方法中，在沟道区域上方形成栅极介电层，在栅极介电层上方形成第一导电层，在形成双层结构的第一导电层上方形成屏蔽层，在屏蔽层上方形成覆盖层，在形成覆盖层之后实施第一退火操作，在第一退火操作之后去除覆盖层，并且在去除覆盖层之后形成栅电极层。本发明的实施例还涉及半导体器件。