-
公开(公告)号：CN113191494B
公开(公告)日：2022-10-04
申请号：CN202110563708.8
申请日：2021-05-24
申请人： 南京航空航天大学
摘要： 本发明公开了一种基于FPGA的高效LSTM加速器，FPGA加速器内部包括多个计算单元、存储单元和控制单元；计算单元包括矩阵向量乘法模块及Element_wise运算模块，矩阵向量乘法模块由4*N个DSP及4个加法器构成，N个DSP用于权重数据与输入数据的并行乘累加运算，并将N个乘累加结果相加得到单个门对应的结果向量，同时四个门的乘累加运算并行执行；Element_wise运算模块，用于计算当前时刻的细胞状态值和输出数据；多个计算单元采用并行运算及复用策略；存储单元用于缓存LSTM网络计算所需的权重数据、输入数据、输出值、以及细胞状态值；控制单元用于控制LSTM网络计算的状态转换和数据流传输过程，本发明FPGA加速器相对于通用处理器具有高性能、低功耗及大吞吐量的特点。
-
公开(公告)号：CN111078609A
公开(公告)日：2020-04-28
申请号：CN201911104612.4
申请日：2019-11-13
申请人： 南京航空航天大学
摘要： 本发明公开了一种基于FPGA的PCIe转三总线接口，主要包括PCIe接口模块、下行数据通路、上行数据通路、上下行数据交换通路。本发明还公开了一种基于FPGA的PCIe转三总线接口方法，本发明可实现PCIe总线与三总线通用接口的协议转换和数据传输，以支持通信系统中通过PCIe总线与其他任意采用了控制总线、地址总线以及数据总线三总线接口的设备进行数据传输。区别于专用芯片的设计方式，基于FPGA实现PCIe转三总线接口具有更大的灵活性，并且简化了设计周期，更易于系统集成。
-
公开(公告)号：CN113222133B
公开(公告)日：2023-04-18
申请号：CN202110563720.9
申请日：2021-05-24
申请人： 南京航空航天大学
IPC分类号： G06N3/063 , G06N3/082 , G06N3/0495 , G06N3/0442 , G06N3/048 , G06F15/78 , G06F17/16
摘要： 本发明公开了一种基于FPGA的压缩LSTM加速器及加速方法，FPGA加速器内部包括多个计算单元、存储单元和控制单元；利用非零检测模块检测隐藏节点稀疏权重矩阵的非零权重元素值及对应的列索引值；利用权重解码模块根据列索引值找到对应的激励值；并将多个非零权重元素值及多个激励值送至矩阵向量乘法模块进行运算得到四个门的结果向量；Element_wise运算模块根据四个门的结果向量计算当前时刻的细胞状态值和输出值。在一个计算周期内仅仅将每个门的非零权重元素值和对应的激励值进行乘运算，从而保证在一个计算周期内每个矩阵向量乘法模块不会闲置，同时缩短了单个计算周期时间，从而提高了加速器的计算性能及吞吐量，同时节约了FPGA的片内缓存。
-
公开(公告)号：CN111078609B
公开(公告)日：2023-04-25
申请号：CN201911104612.4
申请日：2019-11-13
申请人： 南京航空航天大学
摘要： 本发明公开了一种基于FPGA的PCIe转三总线接口，主要包括PCIe接口模块、下行数据通路、上行数据通路、上下行数据交换通路。本发明还公开了一种基于FPGA的PCIe转三总线接口方法，本发明可实现PCIe总线与三总线通用接口的协议转换和数据传输，以支持通信系统中通过PCIe总线与其他任意采用了控制总线、地址总线以及数据总线三总线接口的设备进行数据传输。区别于专用芯片的设计方式，基于FPGA实现PCIe转三总线接口具有更大的灵活性，并且简化了设计周期，更易于系统集成。
-
公开(公告)号：CN113191494A
公开(公告)日：2021-07-30
申请号：CN202110563708.8
申请日：2021-05-24
申请人： 南京航空航天大学
摘要： 本发明公开了一种基于FPGA的高效LSTM加速器，FPGA加速器内部包括多个计算单元、存储单元和控制单元；计算单元包括矩阵向量乘法模块及Element_wise运算模块，矩阵向量乘法模块由4*N个DSP及4个加法器构成，N个DSP用于权重数据与输入数据的并行乘累加运算，并将N个乘累加结果相加得到单个门对应的结果向量，同时四个门的乘累加运算并行执行；Element_wise运算模块，用于计算当前时刻的细胞状态值和输出数据；多个计算单元采用并行运算及复用策略；存储单元用于缓存LSTM网络计算所需的权重数据、输入数据、输出值、以及细胞状态值；控制单元用于控制LSTM网络计算的状态转换和数据流传输过程，本发明FPGA加速器相对于通用处理器具有高性能、低功耗及大吞吐量的特点。
-
公开(公告)号：CN113222133A
公开(公告)日：2021-08-06
申请号：CN202110563720.9
申请日：2021-05-24
申请人： 南京航空航天大学
摘要： 本发明公开了一种基于FPGA的压缩LSTM加速器及加速方法，FPGA加速器内部包括多个计算单元、存储单元和控制单元；利用非零检测模块检测隐藏节点稀疏权重矩阵的非零权重元素值及对应的列索引值；利用权重解码模块根据列索引值找到对应的激励值；并将多个非零权重元素值及多个激励值送至矩阵向量乘法模块进行运算得到四个门的结果向量；Element_wise运算模块根据四个门的结果向量计算当前时刻的细胞状态值和输出值。在一个计算周期内仅仅将每个门的非零权重元素值和对应的激励值进行乘运算，从而保证在一个计算周期内每个矩阵向量乘法模块不会闲置，同时缩短了单个计算周期时间，从而提高了加速器的计算性能及吞吐量，同时节约了FPGA的片内缓存。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.023 秒)
