-
公开(公告)号:CN106910773B
公开(公告)日:2019-08-20
申请号:CN201710092398.X
申请日:2017-02-21
Applicant: 南京大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明公开了一种多栅极神经元晶体管,该晶体管包括源漏电极、沟道、栅介质、浮栅电极和多个输入栅极,以及输入栅极与栅介质之间的电容记忆层。其中,各输入栅极通过电容记忆层与栅介质电容共同耦合至浮栅电极上,继而协同控制沟道输出电流,模拟神经元的加权计算功能。同时,电容记忆层的电容大小随输入栅压信号的历史而变化,模拟突触权重的可塑性。本发明还提出了该多栅极神经元晶体管的制备方法,以及由若干多栅极神经元晶体管相互电连接而成的神经网络。本发明结构简单,便于制备和集成,有望在类脑智能芯片等领域得到应用。
-
公开(公告)号:CN106910773A
公开(公告)日:2017-06-30
申请号:CN201710092398.X
申请日:2017-02-21
Applicant: 南京大学
IPC: H01L29/78 , H01L29/423 , H01L21/336
Abstract: 本发明公开了一种多栅极神经元晶体管,该晶体管包括源漏电极、沟道、栅介质、浮栅电极和多个输入栅极,以及输入栅极与栅介质之间的电容记忆层。其中,各输入栅极通过电容记忆层与栅介质电容共同耦合至浮栅电极上,继而协同控制沟道输出电流,模拟神经元的加权计算功能。同时,电容记忆层的电容大小随输入栅压信号的历史而变化,模拟突触权重的可塑性。本发明还提出了该多栅极神经元晶体管的制备方法,以及由若干多栅极神经元晶体管相互电连接而成的神经网络。本发明结构简单,便于制备和集成,有望在类脑智能芯片等领域得到应用。
-