基于多模态扩散模型的心律失常分类方法及装置、介质

    公开(公告)号:CN120067836A

    公开(公告)日:2025-05-30

    申请号:CN202510534162.1

    申请日:2025-04-27

    Applicant: 山东大学

    Abstract: 本申请涉及生物医学与计算机科学的跨学科研究技术领域,涉及基于多模态扩散模型的心律失常分类方法及装置、介质。所述方法包括:对输入的原始心电信号预处理,生成三种模态数据作为训练集数据;构建个性化心律失常分类模型;冻结扩散驱动特征提取器参数,将训练集数据个性化优化后输入个性化心律失常分类模型,对模块训练;采集待检测心电信号,预处理为时域波形、短时傅里叶变换频谱图及洛伦兹散点图三种模态,并进行个性化优化;将优化后的数据输入训练后的个性化心律失常分类模型获取分类结果。本发明实现高精度、低标注依赖且个体自适应的心律失常判断。

    一种面向联邦学习的数据分类同步控制方法及装置、介质

    公开(公告)号:CN118133991B

    公开(公告)日:2024-08-06

    申请号:CN202410561835.8

    申请日:2024-05-08

    Applicant: 山东大学

    Abstract: 本申请涉及联邦学习模型训练进度控制技术领域,涉及一种面向联邦学习的数据分类同步控制方法及装置、介质。所述方法包括:云服务器初始化并下发全局模型;手机节点计算本地数据难度分布,云服务器计算本轮全局模型中的数据难度阈值;手机节点根据阈值筛选符合当前难度阶段的数据,进行本地训练;云服务器接收到模型更新,进行聚合,获得新的全局模型;对新的全局模型进行测试得到测试损失,判别测试损失是否满足切换阶段的条件,若满足则进入下一阶段,若不满足继续当前阶段;重复训练过程至训练完成。本发明以全局同步的方式实现自步学习由简单至困难的学习过程,提升了模型精度和收敛速度,具有良好的泛化性。

    一种面向非易失处理器的基于增强学习的备份系统及方法

    公开(公告)号:CN110968458A

    公开(公告)日:2020-04-07

    申请号:CN201911174721.3

    申请日:2019-11-26

    Applicant: 山东大学

    Abstract: 本发明公开了一种面向非易失处理器的基于增强学习的备份系统及方法,包括:能量获取模块,被配置为从外界能量源中获取能量并为自身电源进行充电;数据处理模块,被配置为处理和存储数据和指令;备份控制器,被配置为根据电源的当前电量以及由数据处理模块提供的需要备份的数据的数量信息,并结合记录了对之前在某一状态下进行的选择的评估值的历史信息Q表和对本次执行结果的即时奖赏,向数据处理模块发送执行备份动作指令或者继续执行当前动作指令。本发明有益效果:基于增强学习的备份方法不需要线下分析,可以在运行程序的时候动态决定备份的时机,达到推进程序执行进度,提高能量利用率的效果。

    一种基于滑动窗口的目标检测位置矫正方法和装置

    公开(公告)号:CN109166106A

    公开(公告)日:2019-01-08

    申请号:CN201810871600.3

    申请日:2018-08-02

    Applicant: 山东大学

    Abstract: 本发明公开了一种基于滑动窗口的目标检测位置矫正方法和装置,设置滑动窗口的宽度和移动步幅,利用滑动窗口分割待检测目标的图像,得到若干个候选目标区域;将所有候选目标区域送入CNN神经网络进行训练处理,得到所有候选目标区域的置信度;选取置信度最大值与该最大值对应的索引区域为基准值;利用位置矫正方法与基准值对候选目标区域进行裁剪和组合,形成新的目标区域。本发明针对图像中单一目标,以卷积神经网络和滑动窗口为基础,给出了可组合、裁剪的定位方法,提高目标识别的准确度和速度。

    一种动态可重构的Hash计算架构及其方法、Key-Value存储系统

    公开(公告)号:CN109033008A

    公开(公告)日:2018-12-18

    申请号:CN201810819293.4

    申请日:2018-07-24

    Applicant: 山东大学

    Abstract: 本申请公开了一种动态可重构的Hash计算架构及其方法、Key‑Value存储系统,Hash计算架构包括:CPU模块、FPGA模块和存储器;所述CPU模块,被配置为根据FPGA模块处理单元数量划分计算任务和根据负载不同局部动态重构FPGA模块的运行模式,发送至FPGA模块,并将计算任务数据存储至存储器,监控FPGA模块的任务状态并在任务结束时获取任务结果;所述存储器,被配置为CPU模块和FPGA模块的共享存储单元;所述FPGA模块,被配置为根据接收的运行模式进行动态重构,根据接收的计算任务获取存储器中存储的计算任务数据,根据计算任务数据进行Hash计算处理得到任务结果,同时将任务状态和任务结果返回CPU模块;其方法和一种Key‑Value存储系统均基于一种动态可重构的Hash计算架构。

    适用于DRAM/PRAM混合主存架构的页缓存方法及混合主存架构系统

    公开(公告)号:CN106909323A

    公开(公告)日:2017-06-30

    申请号:CN201710122207.X

    申请日:2017-03-02

    Applicant: 山东大学

    Abstract: 本发明公开了一种适用于DRAM/PRAM混合主存架构的页缓存方法及混合主存架构系统,其中,页缓存方法包括:混合主存系统接收页面操作请求,当页面操作请求是写页面请求时,将写页面请求的页面放入DRAM;当页面操作请求是读页面请求,将读页面请求的页面放入PRAM;混合主存系统根据页面的写密集型标志位来筛选出写密集型缓存页,并仅将写密集型缓存页从PRAM迁移至DRAM中进行缓存。本发明缓解了PRAM写操作引起的延迟,降低主存系统性能的损失;同时达到延长PRAM使用寿命的目的。

    基于ReRAM的键值数据库存内计算系统

    公开(公告)号:CN114661698B

    公开(公告)日:2025-02-28

    申请号:CN202210317050.7

    申请日:2022-03-29

    Applicant: 山东大学

    Abstract: 本发明提供了一种基于ReRAM的键值数据库存内计算框架,包括:内存组件、ReRAM组件和磁盘组件;内存组件,至少被配置为:将随机键值对容纳到顺序批量写入操作中;ReRAM组件,包括存储模块和计算模块;存储模块,至少包括:LSM‑tree的最高层、次高层以及WAL文件;计算模块,至少被配置为:采用合并加速器引擎来处理最高层和次高层合并任务;磁盘组件,至少被配置为:执行低级别合并操作;对于写请求,键值对首先记录到WAL文件中,并根据它们的键范围在内存表中存储,对于读请求,在读取最高层和次高层时访问ReRAM组件;本发明以极少的数据移动消耗以及高效的并行计算方法有效提高了键值数据库的写入吞吐量,极大程度减轻了写阻塞与写暂停问题。

    基于查找表输入反转的非易失FPGA的重构优化方法及编解码电路

    公开(公告)号:CN118643006B

    公开(公告)日:2024-10-29

    申请号:CN202411129018.1

    申请日:2024-08-16

    Abstract: 本申请涉及芯片技术领域,公开一种基于查找表输入反转的非易失FPGA的重构优化方法及编解码电路,包括:反转灵活度,指本发明中为每个查找表的输入定义的指标,用来衡量特定的查找表输入反转是否会影响最终FPGA的性能;基于输入反转的查找表重新排布,通过遍历不同输入反转组合下的重构消耗,找到最优化重构代价的输入反转解,并设计了对应的编码解码方法,保证FPGA实现的电路逻辑不变;在此基础上实现了基于内容反转的写代价优化,通过与输入反转功能共享电路,以可忽略不计的成本实现进一步优化MLC非易失FPGA的重构消耗的目的。通过应用本发明,可以以很小的性能代价和逻辑代价来有效地降低MLC非易失FPGA在进行重构时的能量消耗。

Patent Agency Ranking