-
公开(公告)号：CN105825885A
公开(公告)日：2016-08-03
申请号：CN201610160484.5
申请日：2016-03-21
Applicant: 华中科技大学 , 深圳华中科技大学研究院
IPC: G11C13/00
CPC classification number: G11C13/0069 , G11C13/0097
Abstract: 本发明公开了一种基于忆阻器的多值存储单元、读写电路及其操作方法；所述基于忆阻的多值存储单元是利用忆阻器的阻变特性，由多个忆阻器以特殊的连接方式构成。这种连接方式组成的多值存储单元继承了忆阻器，体积小，功耗低，可拓展性强的优点。相较于传统忆阻器存储结构，所述多值存储结构提供了更大的存储空间，为存储器设计提供了一种新的思路。所述多值存储单元的读写电路包括存储单元、控制开关以及电压比较电路。所述读写电路通过外加脉冲信号对读、写、擦除操作进行选择，本读写电路结构简单，所需器件少，读取结果精确且可结合选址电路用于大规模阵列存储。
-
公开(公告)号：CN105825885B
公开(公告)日：2018-04-10
申请号：CN201610160484.5
申请日：2016-03-21
Applicant: 华中科技大学 , 深圳华中科技大学研究院
IPC: G11C13/00
Abstract: 本发明公开了一种基于忆阻器的多值存储单元、读写电路及其操作方法；所述基于忆阻的多值存储单元是利用忆阻器的阻变特性，由多个忆阻器以特殊的连接方式构成。这种连接方式组成的多值存储单元继承了忆阻器，体积小，功耗低，可拓展性强的优点。相较于传统忆阻器存储结构，所述多值存储结构提供了更大的存储空间，为存储器设计提供了一种新的思路。所述多值存储单元的读写电路包括存储单元、控制开关以及电压比较电路。所述读写电路通过外加脉冲信号对读、写、擦除操作进行选择，本读写电路结构简单，所需器件少，读取结果精确且可结合选址电路用于大规模阵列存储。
-
公开(公告)号：CN118353601B
公开(公告)日：2025-04-29
申请号：CN202410513409.7
申请日：2024-04-26
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于多层复杂网络的混沌保密通信系统和方法，属于混沌保密通信技术领域，所述混沌保密通信系统，首先、在发射端设置用于加密的第一第二混沌驱动网络，在接收端设置用于解密的第一第二混沌响应网络，考虑到利用混沌序列的参数敏感性来实现信息加密安全性强。其次，各个混沌驱动、响应网络包括多个节点，结合节点数量巨大、连边关系多样的特点设计通信系统可以提高系统整体架构的复杂性。再次、在接收端设置的第一同步控制器控制第一混沌驱动网络和第一混沌响应网络达到广义同步提高了噪声鲁棒性。最后、即使第一混沌驱动、响应网络被破解也无法在缺失随机序列的情况下完成数据恢复，进一步提高了系统安全性。
-
公开(公告)号：CN108712621B
公开(公告)日：2020-02-14
申请号：CN201810714431.2
申请日：2018-06-29
Applicant: 华中科技大学
IPC: H04N5/374
Abstract: 本发明公开了一种基于忆阻和CMOS的运动目标检测电路，包括：依次连接的相邻帧差异比较模块和信号处理模块；相邻帧差异比较模块接收外部的视频数据，用于实现对相邻两帧图像之间的各像素点上高4位数值的差异比较；信号处理模块用于对相邻帧差异比较模块输出的差异比较结果依次进行电流电压信号转换、加权求和和阈值比较后获得对应于各像素点的二值输出，从而生成用于描述运动目标轮廓的黑白图像。本发明通过忆阻和CMOS的混合结构阵列对来自图像传感器的信号进行差异比较，具有结构简单、体积小、可扩展性强、功耗低的优点，能够在硬件电路上完成对运动目标的轮廓检测，能够分担计算机的数据处理压力，为实现更高阶图像处理任务奠定基础。
-
公开(公告)号：CN102901445B
公开(公告)日：2015-06-10
申请号：CN201210366219.4
申请日：2012-09-28
Applicant: 华中科技大学 , 武汉飞恩微电子有限公司
CPC classification number: G01N21/9501 , G01N21/55 , G01N21/95 , G01N25/72 , G01N2201/0636 , G01N2201/0638 , G01N2201/10 , G01N2201/102
Abstract: 本发明公开了一种基于光热成像的微电子封装工艺质量检测装置，包括图像获取装置、工作台、控制装置及数据处理装置；其中图像获取装置包括支架横梁、平动电机、成像探头、光发射器；平动电机固定于横梁的下侧面，成像探头垂直固定于平动电机中的移动块；光发射器通过可调连接件连接至所述移动块，通过调节可调连接件使其发射的光经试样反射后进入成像探头；数据处理装置用于对所述图像获取装置获取的光图像和热图像数据进行处理后获得相关系数和均方差统计系数，并将所述相关系数和均方差统计系数与预设的阈值进行比较，根据比较结果获得工艺质量评估。本发明可以实现残渣颗粒和空洞识别、材质识别及微孔深度测量，检测评估更可靠。
-
Patent Agency Ranking
公开(公告)号：CN103811058A
公开(公告)日：2014-05-21
申请号：CN201410041731.0
申请日：2014-01-28
Applicant: 华中科技大学
Abstract: 本发明提供了一种基于忆阻的非易失性存储器及其读、写、擦除操作方法以及测试电路；基于忆阻的非易失性存储器电路包括忆阻存储单元、选址开关、控制开关以及分压电路。本电路的设计通过行列地址信号对忆阻存储单元进行选址，通过外加脉冲信号对读、写、擦除操作进行选择，并提供了基于忆阻的非易失性存储器的功能测试电路验证此电路结构的有效性。同时，在此电路结构的基础上，利用忆阻的非易失性原理，探讨了对此基于忆阻的非易失性存储器电路的读、写、擦除功能的实现方法，完成对指定忆阻存储单元的精确的读、写、擦除操作。本发明将为研制基于忆阻的非易失性存储器提供实验参考。
-
公开(公告)号：CN113988278B
公开(公告)日：2024-09-06
申请号：CN202111213175.7
申请日：2021-10-19
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻交叉阵列的长短时记忆自主转换电路，属于电路设计领域。包括短时记忆网络、长时记忆网络、长期刺激判定电路和记忆转换电路；所述短时记忆网络包括第一忆阻交叉阵列，所述长时记忆网络包括第二忆阻交叉阵列。利用忆阻交叉阵列的并行处理能力极大地提高了网络的计算速度，而具有记忆功能的忆阻则为长短时记忆转换提供了良好的实现方案；忆阻交叉阵列阻值可编程的特点丰富了网络的应用场景，使得长短时记忆转换成为可能的同时，还可以利用其扩展成不同的神经网络结构，从而打破传统网络功能的单一性；同时依靠长期刺激判定电路实现对外界刺激是否属于长期刺激的判定，并通过记忆转换电路解决短时记忆向长时记忆的转换问题。
-
公开(公告)号：CN108920788B
公开(公告)日：2020-07-24
申请号：CN201810633951.0
申请日：2018-06-20
Applicant: 华中科技大学
IPC: G06F30/36 , G06F30/343
Abstract: 本发明公开了一种基于忆阻器非实质蕴涵的编、译码电路的操作方法，其利用非实质蕴涵“非‑与”式特点结合编码和译码逻辑表达式，通过几步非实质蕴涵操作，从而可在输出单元上检测到编码或译码结果。本发明是纯忆阻实现方式，不再借助MOS管，电路整体结构更加简单，功耗更低，体积更小；并且忆阻器具有良好的非易失性，能将存储和运算相结合，有望突破传统冯.诺依曼体系架构的瓶颈。同时由于非实质蕴涵能够级联操作，从而可将该编码和译码逻辑功能扩展至交叉阵列中，使得大规模编码和译码操作成为可能，实际生产过程中的操作效率大幅度提升，提高了操作的灵活性，同时所需的芯片体积相较于传统结构要小很多。
-
公开(公告)号：CN109977470A
公开(公告)日：2019-07-05
申请号：CN201910135036.3
申请日：2019-02-20
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于忆阻Hopfield神经网络实现稀疏编码的电路及其操作方法；通过基于Hopfield神经网络硬件电路解决了稀疏编码的问题。本发明是忆阻交叉阵列方式，电路整体结构更加简单灵活，功耗更低，体积更小；并且忆阻器具有良好的非易失性，能将存储和运算相结合，有望突破传统冯诺依曼体系架构的瓶颈。传统解决稀疏编码问题都是通过软件来实现，硬件电路实现相比于软件实现所需的时间更短，功耗更低，速度更快，同时由于忆阻器的阻值可以改变，灵活性更高，从而可以解决各种不同的稀疏编码问题。硬件电路的实现对于神经形态的计算提供了基础，实际生产过程中的操作效率大幅度提升，提高了操作的灵活性，同时所需的芯片体积相较于传统结构要小很多。
-
公开(公告)号：CN106845634B
公开(公告)日：2018-12-14
申请号：CN201611235356.9
申请日：2016-12-28
Applicant: 华中科技大学
IPC: G06N3/063
Abstract: 本发明公开了一种基于忆阻器件的神经元电路，本发明中，突触阵列的忆阻器选用部分易失性双极性电阻转变器件，表达神经元膜电位的忆阻器选用易失性电阻转变器件，构建神经元电路，并具有突触基本单元。该神经元电路能够实现生物神经元中的整合放电功能，表达出局部分级电位，突触具有部分易失性，可以表达活动时序相关的可塑性，与生物学上神经元与突触在信息存储、传递与处理方面有极大相似性。本发明可以为硬件模拟大脑神经网络结构提供基本单元，克服现有技术存在的神经元放电时间延迟，难以实现高密度集成等技术问题，能用于构造类大脑的信息处理系统，可并行快速处理大量信息在实现大脑的神经学计算网络中有极大应用价值。
-
-
-
-
-
-
-
-
-
Search Results
28
records
(took 0.025 seconds)
