-
公开(公告)号：CN114297962B
公开(公告)日：2024-09-20
申请号：CN202111491603.2
申请日：2021-12-08
Applicant: 北京轩宇信息技术有限公司
IPC: G06F30/33
Abstract: 本发明公开了一种自适应接口FPGA软硬件协同仿真加速系统。该系统包括：上位机和硬件板卡端，上位机包括仿真软件单元和通信单元，硬件板卡端包括主FPGA单元和从FPGA单元，仿真软件单元在运行仿真之前控制被测设计的配置流bit文件加载至从FPGA单元，并向主FPGA单元写入激励数据；通信单元负责仿真激励数据、仿真测试数据及被测设计配置数据的传输通信，根据用户测试需求选择PCIE XDMA或USB GPIF II其中一种通信方式；主FPGA单元接收被测FPGA设计仿真结果，并发送至通信单元；从FPGA单元根据激励数据对被测设计进行仿真测试，得到测试数据。本发明可以提高FPGA设计仿真验证的效率。
-
公开(公告)号：CN114818563A
公开(公告)日：2022-07-29
申请号：CN202210472936.9
申请日：2022-04-29
Applicant: 北京轩宇信息技术有限公司
IPC: G06F30/3308 , G06F30/327
Abstract: 一种面向Verilog设计的异步事件冲突验证方法及系统，通过包括Verilog语言解析模块、基本器件识别模块、疑似异步事件自动化提取模块、异步事件端口确认模块的验证系统，通过静态分析的方法分析大规模逻辑设计异步事件疑似端口，通过人工分析的方法对输入和输出端口建模，最后通过仿真验证的方法核实问题，最终提升大规模逻辑设计产品的可靠性。
-
公开(公告)号：CN114297962A
公开(公告)日：2022-04-08
申请号：CN202111491603.2
申请日：2021-12-08
Applicant: 北京轩宇信息技术有限公司
IPC: G06F30/33
Abstract: 本发明公开了一种自适应接口FPGA软硬件协同仿真加速系统。该系统包括：上位机和硬件板卡端，上位机包括仿真软件单元和通信单元，硬件板卡端包括主FPGA单元和从FPGA单元，仿真软件单元在运行仿真之前控制被测设计的配置流bit文件加载至从FPGA单元，并向主FPGA单元写入激励数据；通信单元负责仿真激励数据、仿真测试数据及被测设计配置数据的传输通信，根据用户测试需求选择PCIE XDMA或USB GPIF II其中一种通信方式；主FPGA单元接收被测FPGA设计仿真结果，并发送至通信单元；从FPGA单元根据激励数据对被测设计进行仿真测试，得到测试数据。本发明可以提高FPGA设计仿真验证的效率。
-
公开(公告)号：CN112364583A
公开(公告)日：2021-02-12
申请号：CN202011334416.9
申请日：2020-11-24
Applicant: 北京轩宇信息技术有限公司
IPC: G06F30/331 , G06F30/34 , G06F111/02
Abstract: 本申请公开了一种FPGA软硬件协同仿真系统及方法，该系统包括：上位机和FPGA板卡；其中，上位机，包括仿真软件单元和第一通信单元；所述仿真软件单元，用于根据预设的仿真时钟频率循环提取预设时间段内的仿真激励数据以及接收并显示所述FPGA板卡反馈的仿真结果数据；所述第一通信单元，用于将所述仿真激励数据发送给所述FPGA板卡，以及接收所述FPGA板卡基于所述仿真激励数据反馈的仿真结果数据；FPGA板卡，与所述仿真软件单元连接，用于装载被测FPGA设计工程，并根据所述仿真激励数据进行仿真运算得到所述仿真结果数据。本申请解决了现有技术中仿真测试的效率较低的技术问题。
-
公开(公告)号：CN118276870A
公开(公告)日：2024-07-02
申请号：CN202410296330.3
申请日：2024-03-15
Applicant: 北京轩宇信息技术有限公司
IPC: G06F8/41
Abstract: 一种用于硬件描述语言代码解析的预处理方法，包括：针对RTL源代码解析后的语法树结构，分析各模块例化的特征信息获取树型数据结构A；访问树型数据结构A层次结构对应的RTL文件解析后的语法树结构，输出参数和赋值表达式结果的树型数据结构B；利用树型数据结构A层次结构对应的RTL文件解析后的语法树结构和树型数据结构B，得到全部信号名、端口名和位宽的树型数据结构表；利用树型数据结构A层次结构对应的RTL文件解析后的语法树结构，输出全部带例化层次的特殊信号信息、各信号层次及连接关系列表。本发明的预处理技术可以大大提高规则函数的开发效率及可靠性。
-
Patent Agency Ranking
公开(公告)号：CN112364583B
公开(公告)日：2023-11-17
申请号：CN202011334416.9
申请日：2020-11-24
Applicant: 北京轩宇信息技术有限公司
IPC: G06F30/331 , G06F30/34 , G06F111/02
Abstract: 本申请公开了一种FPGA软硬件协同仿真系统及方法，该系统包括：上位机和FPGA板卡；其中，上位机，包括仿真软件单元和第一通信单元；所述仿真软件单元，用于根据预设的仿真时钟频率循环提取预设时间段内的仿真激励数据以及接收并显示所述FPGA板卡反馈的仿真结果数据；所述第一通信单元，用于将所述仿真激励数据发送给所述FPGA板卡，以及接收所述FPGA板卡基于所述仿真激励数据反馈的仿真结果数据；FPGA板卡，与所述仿真软件单元连接，用于装载被测FPGA设计工程，并根据所述仿真激励数据进行仿真运算得到所述仿真结果数据。本申请解决了现有技术中仿真测试的效率较低的技术问题。
-
公开(公告)号：CN111967014A
公开(公告)日：2020-11-20
申请号：CN202010687192.3
申请日：2020-07-16
Applicant: 北京轩宇信息技术有限公司
Abstract: 本申请公开了一种防御StarBleed漏洞的方法及装置，该方法包括：对初始密文进行解密得到明文，并根据预设的随机数选择策略确定随机数；根据所述随机数分别对所述明文中的配置指令字、配置指令字参数以及配置指令顺序进行混淆，并根据所述随机数对所述明文中的配置指令进行替换；根据所述随机数对所述明文中的HMAC签名区数据进行混淆，计算并更新混淆后的HMAC签名区数据得到混淆后的明文，将所述混淆后的明文进行加密，得到混淆后的密文。本发明解决了现有技术中对StarBleed漏洞进行攻击防御空白的技术问题。
-
公开(公告)号：CN114818563B
公开(公告)日：2025-05-02
申请号：CN202210472936.9
申请日：2022-04-29
Applicant: 北京轩宇信息技术有限公司
IPC: G06F30/3308 , G06F30/327
Abstract: 一种面向Verilog设计的异步事件冲突验证方法及系统，通过包括Verilog语言解析模块、基本器件识别模块、疑似异步事件自动化提取模块、异步事件端口确认模块的验证系统，通过静态分析的方法分析大规模逻辑设计异步事件疑似端口，通过人工分析的方法对输入和输出端口建模，最后通过仿真验证的方法核实问题，最终提升大规模逻辑设计产品的可靠性。
-
公开(公告)号：CN109783954B
公开(公告)日：2023-08-29
申请号：CN201910060694.0
申请日：2019-01-23
Applicant: 北京轩宇信息技术有限公司
IPC: G06F30/331
Abstract: 本发明提供了一种IES联合FPGA硬件仿真加速系统，该系统包括IES仿真模块、软硬件通信模块和FPGA硬件加速模块。IES仿真模块，按照预设的仿真时钟频率，循环提取预设时间段内被测FPGA设计的并行激励数据，将其发送到FPGA硬件加速模块；从FPGA硬件加速模块中循环提取被测FPGA设计的测试数据，按照相应的时序转换为被测FPGA设计仿真结果并显示；FPGA硬件加速模块，接收并行激励数据并存储至输入缓冲区中；产生测试激励时钟和被测FPGA设计各时钟域工作时钟，驱动输入缓冲区输出并行激励数据至被测FPGA设计；在并行激励数据的作用下，被测FPGA设计输出测试数据至输出缓冲区中。本发明降低了仿真环境的运行负担，提高了FPGA仿真的速度。
-
公开(公告)号：CN111967014B
公开(公告)日：2023-08-11
申请号：CN202010687192.3
申请日：2020-07-16
Applicant: 北京轩宇信息技术有限公司
Abstract: 本申请公开了一种防御StarBleed漏洞的方法及装置，该方法包括：对初始密文进行解密得到明文，并根据预设的随机数选择策略确定随机数；根据所述随机数分别对所述明文中的配置指令字、配置指令字参数以及配置指令顺序进行混淆，并根据所述随机数对所述明文中的配置指令进行替换；根据所述随机数对所述明文中的HMAC签名区数据进行混淆，计算并更新混淆后的HMAC签名区数据得到混淆后的明文，将所述混淆后的明文进行加密，得到混淆后的密文。本发明解决了现有技术中对StarBleed漏洞进行攻击防御空白的技术问题。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.032 seconds)
