-
Patent Agency Ranking
公开(公告)号：CN118606249A
公开(公告)日：2024-09-06
申请号：CN202410780144.7
申请日：2024-06-17
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于FPGA的SPI控制器的设计方法，属于总线控制领域。本发明在FPGA中设计如下模块：PCIe接口控制模块、数据缓存模块和SPI控制器模块；所述PCIe接口控制模块，用于传输固件数据，通过PCIe接口实现上位机与FPGA之间的PCIe接口通信，包括IP核、相关驱动和上位机软件，所述数据缓存模块，用于固件数据的缓存和接口速率匹配，包括自定义的FDMA IP核和FIFO，所述SPI控制器模块，用于使用Veri log语言实现相关SPI控制逻辑设计。本发明提出将设计的SPI控制器应用于现有通用FPGA系统中，可实现基于该SPI控制器的固件烧录、在线升级等操作。
-
公开(公告)号：CN118330433A
公开(公告)日：2024-07-12
申请号：CN202410482751.5
申请日：2024-04-22
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种基于6U VPX板卡测试装置，属于测试工装技术领域。本发明。本发明的测试装置包括：公用的测试底板、接口板以及KJ30J矩形差分线缆组件。本发明实现了不同功能形态的6U VPX主板测试装置的统一，可以免去对每一功能形态主板进行测试底板新设计。测试底板相同，接口板复用。减少测试底板的重复设计，提高测试装置的通用性和可利用率，降低研发设计周期，节约测试底板的设计时间和研发成本、节约人力投入。本发明在板卡管理与资源整合上有极大的优势。
-
公开(公告)号：CN118226943A
公开(公告)日：2024-06-21
申请号：CN202410411496.5
申请日：2024-04-08
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种主板时序控制电路，属于计算机技术领域。本发明的主板时序控制电路包括：+12V输入缓起电路、热插拔控制电路和模块电源级联控制电路，其中，模块电源级联控制电路包括：S5域电源控制电路、S3域电源控制电路和S0域电源控制电路。本发明提出一种硬件搭建的主板时序控制电路，本发明通过硬件搭建主板时序控制电路替代CPLD功能，具有降低了主板整体功耗和设计成本，减少了故障风险，同时也减少了板卡的占用面积，增加了元器件使用的灵活性等特点。
-
公开(公告)号：CN116800250A
公开(公告)日：2023-09-22
申请号：CN202310744923.7
申请日：2023-06-25
Applicant: 北京计算机技术及应用研究所
IPC: H03K19/0185 , H03K19/003
Abstract: 本发明涉及一种基于国产化分立元器件的热插拔电路，属于电路设计领域。本发明的热插拔电路包括：输入滤波电路、开关电路和逻辑门+NMOS控制电路，输入滤波电路的输出端与开关电路的输入端相连接，逻辑门+NMOS控制电路的输出端与开关电路的控制端相连接。本发明由分立器件搭建的模拟电路实现热插拔功能在一定程度上降低成了本，实现国产化。应用于机箱热插拔，可以在开机的情况下做更新或扩容而不影响系统操作，并且在有故障出现时，在不断电的情况下以便系统做故障分析，降低成本提高效率。
-
公开(公告)号：CN119109322A
公开(公告)日：2024-12-10
申请号：CN202411240553.4
申请日：2024-09-05
Applicant: 北京计算机技术及应用研究所
Abstract: 本发明涉及一种大电流电源电路设计方法，属于电路设计领域。本发明的大电流电源电路包括：8相控制器电路、8个集成MOSFET和补偿功能的智能Drmos电路、远端反馈电路。本发明提出一种在6U大小的标准主板上实现单控制器+8相位Drmos的组合电路设计方案，可以有效提高6U主板由于空间较小传统电源设计受限或性能不佳问题。本发明有效减少主板有限的空间面积，有效增加了超电压和超频的能力，保护主板过热问题，提高稳定性，有助于增大转换器带宽能力。
-
-
-
-
Search Results
5
records
(took 0.034 seconds)
