公开(公告)号：CN116775551A

公开(公告)日：2023-09-19

申请号：CN202310614125.2

申请日：2023-05-29

Applicant: 北京计算机技术及应用研究所

Inventor： 朱迎波 ,  聂建平 ,  苟向阳 ,  宁春生 ,  刘更

IPC: G06F15/78 ,  G06F13/16

Abstract: 本发明涉及一种基于飞腾D2000大容量内存设计电路，属于计算机主板硬件设计领域。采用基于飞腾D2000处理器，双RANKDDR4颗粒硬件设计，本发明克服了原理图设计及PCBlayout的相关问题，保证了DDR的信号的完整性，保证了数据传输速率，并且调整了计算机主板固件相关参数以适配当前硬件状态。本发明在原有硬件设计下进行改版设计，达到内存容量倍增的效果。该双RANK内存模块设计可通用于其他可支持双RANK、且支持该DDR颗粒型号的国产化处理器上。这部分的硬件设计电路图和PCBlayout可做为经典电路进行固化，在其他有同样需求的场景直接进行移植。

公开(公告)号：CN118226943A

公开(公告)日：2024-06-21

申请号：CN202410411496.5

申请日：2024-04-08

Applicant: 北京计算机技术及应用研究所

Inventor： 王文娟 ,  苟向阳 ,  朱迎波 ,  赵博颖 ,  王向 ,  石梅林 ,  宁春生

IPC: G06F1/26 ,  G06F13/40

Abstract: 本发明涉及一种主板时序控制电路，属于计算机技术领域。本发明的主板时序控制电路包括：+12V输入缓起电路、热插拔控制电路和模块电源级联控制电路，其中，模块电源级联控制电路包括：S5域电源控制电路、S3域电源控制电路和S0域电源控制电路。本发明提出一种硬件搭建的主板时序控制电路，本发明通过硬件搭建主板时序控制电路替代CPLD功能，具有降低了主板整体功耗和设计成本，减少了故障风险，同时也减少了板卡的占用面积，增加了元器件使用的灵活性等特点。