-
公开(公告)号:CN119115967B
公开(公告)日:2025-02-07
申请号:CN202411620235.0
申请日:2024-11-14
Applicant: 北京航空航天大学杭州创新研究院
IPC: B25J9/16
Abstract: 本发明公开的面向地下空间探测的多异构机器人自主任务分配系统,属于机器人技术领域,包括分割区域与异构机器人集群关系建立单元、问题建模单元、故障在线监测单元、干扰在线观测与预测单元、迁移学习单元、任务与异构机器人映射单元。通过所述的分割区域与异构机器人集群关系建立单元、问题建模单元、故障在线监测单元、干扰在线观测与预测单元、迁移学习单元、任务与异构机器人映射单元相结合,完成地下空间探测任务,赋予异构机器人强自主、强适应、强生存的智能行为能力;从而能够有效提高城市地下管廊探测任务分配效率与安全性,具有自动化、数字化、智能化特性。
-
公开(公告)号:CN118819174B
公开(公告)日:2025-01-03
申请号:CN202411312452.3
申请日:2024-09-20
Applicant: 北京航空航天大学杭州创新研究院
Abstract: 本发明公开了一种基于风险触发的多无人机协同预警与安全控制方法,包括:构建无人机与外部静态和/或动态障碍物之间、以及多无人机之间的安全损失模型;基于安全损失模型和条件风险价值(CVaR)量化评估多无人机系统的碰撞风险;设计协同预警机制,即使某无人机自身未感知到障碍物,其仍能通过协同行为获取障碍物风险信息;设计基于风险触发的分布式安全控制器,该分布式安全控制器由基础编队控制项、机间避撞控制项以及避障控制项构成。本方法可突破无人机个体感知能力的局限性,显著提高多无人机系统面对动态障碍物的安全性;同时可减少避障机动距离,节能省力,降低保守性。本方法适用于复杂密集障碍物环境中多无人机系统的协同安全飞行控制。
-
公开(公告)号:CN117289232A
公开(公告)日:2023-12-26
申请号:CN202311220513.9
申请日:2023-09-20
Applicant: 北京航空航天大学
Abstract: 本发明公开了一种基于FPGA的数字阵列雷达波束形成系统,涉及雷达信号处理技术领域。本发明系统包括数据预处理模块、数据复制转发模块、参数配置模块以及波束形成处理模块;数据预处理模块对收到的数据包进行解析和时间对齐;数据复制转发模块将预处理后数据多份复制后分发给波束形成处理模块的各运算子链;用户通过参数配置模块的上位机配置波束形成权矢量参数;波束形成处理模块采用并行链路结构,每个子链采用流水线式处理结构,同时完成多波束的计算,并将处理结果整合存储。本发明系统以FPGA为核心处理芯片,设计新的并行处理架构,实现大规模数字阵列下庞大雷达数据的实时波束形成,具有处理速度快、高灵活性和高扩展性的优势。
-
公开(公告)号:CN103605309A
公开(公告)日:2014-02-26
申请号:CN201310601801.9
申请日:2013-11-25
Applicant: 北京航空航天大学
IPC: G05B19/042 , G11B20/02 , G01R13/02
Abstract: 一种四通道大容量波形存储系统,它包括:FPGA核心芯片、FPGA核心芯片最小外围电路、ADC采样芯片、Flash阵列、网口电路和电源芯片;电源芯片中的9A、9B、9C、9D将5V电源电压分别转换为3.3V、1.8V、1.0V、2.5V电压供给其它模块使用,正常上电后FPGA核心芯片控制4路ADC采样芯片从外部输入接口采集波形数据,并将数据传输至Flash阵列;存储结束后,FPGA核心芯片控制网口电路并将Flash阵列中的数据通过网口传输至上位机;所有控制指令均由上位机通过网络接口传输至FPGA核心芯片。一种四通道大容量波形存储系统的构建方法包括七个步骤。本发明可完整实现多路波形数据同时采集的功能,实现简单;逻辑功能均由VHDL硬件描述语言编写,易于修改;体积较小,便于应用于多种系统。
-
公开(公告)号:CN118819174A
公开(公告)日:2024-10-22
申请号:CN202411312452.3
申请日:2024-09-20
Applicant: 北京航空航天大学杭州创新研究院
Abstract: 本发明公开了一种基于风险触发的多无人机协同预警与安全控制方法,包括:构建无人机与外部静态和/或动态障碍物之间、以及多无人机之间的安全损失模型;基于安全损失模型和条件风险价值(CVaR)量化评估多无人机系统的碰撞风险;设计协同预警机制,即使某无人机自身未感知到障碍物,其仍能通过协同行为获取障碍物风险信息;设计基于风险触发的分布式安全控制器,该分布式安全控制器由基础编队控制项、机间避撞控制项以及避障控制项构成。本方法可突破无人机个体感知能力的局限性,显著提高多无人机系统面对动态障碍物的安全性;同时可减少避障机动距离,节能省力,降低保守性。本方法适用于复杂密集障碍物环境中多无人机系统的协同安全飞行控制。
-
公开(公告)号:CN118795431A
公开(公告)日:2024-10-18
申请号:CN202411177242.8
申请日:2024-08-26
Applicant: 北京航空航天大学
IPC: G01S7/40
Abstract: 本发明是一种基于最小二乘准则的毫米波MIMO雷达阵列幅相误差校准方法,属于毫米波雷达技术领域。本发明方法包括:首先初始化幅相误差矩阵G,并设置收敛阈值;其次固定G,扫描来波方向角度,获取代价函数J最小时的期望目标方位角度θD;然后将θD固定,求取最小化代价函数J’时的矩阵G;由当前确定的G和θD计算估计误差,判断是否满足收敛条件;若不满足,重复迭代优化G和θD直至满足收敛条件;最后输出最终估计的G和θD并用于真实导向矢量补偿,完成校准。本发明无需辅助源,利用迭代优化技术有效校准传感器的幅度和相位误差,减少旋转不确定性对最终幅相误差矩阵估计的影响,提高了波束指向的准确性和误差校准系统鲁棒性。
-
公开(公告)号:CN118169379B
公开(公告)日:2024-09-06
申请号:CN202410591743.4
申请日:2024-05-14
Applicant: 北京航空航天大学 , 北京大学第一医院(北京大学第一临床医学院) , 北京威奥医学检验实验室有限公司
Abstract: 本申请公开了一种肿瘤的药敏检测方法,包括:基于活性肿瘤样本,获取厚度在20μm至300μm之间的第一活性肿瘤切片,并且任选地对所述第一活性肿瘤切片进行复苏;将所述第一活性肿瘤切片在药物存在下孵育第一时长,以得到经药物处理的活性肿瘤切片,所述第一时长为48~96小时;通过非线性光学成像技术检测所述经药物处理的活性肿瘤切片,以检测所述肿瘤对所述药物的药敏性。
-
公开(公告)号:CN118169379A
公开(公告)日:2024-06-11
申请号:CN202410591743.4
申请日:2024-05-14
Applicant: 北京航空航天大学 , 北京大学第一医院(北京大学第一临床医学院) , 北京威奥医学检验实验室有限公司
Abstract: 本申请公开了一种肿瘤的药敏检测方法,包括:基于活性肿瘤样本,获取厚度在20μm至300μm之间的第一活性肿瘤切片,并且任选地对所述第一活性肿瘤切片进行复苏;将所述第一活性肿瘤切片在药物存在下孵育第一时长,以得到经药物处理的活性肿瘤切片,所述第一时长为48~96小时;通过非线性光学成像技术检测所述经药物处理的活性肿瘤切片,以检测所述肿瘤对所述药物的药敏性。
-
公开(公告)号:CN115563845A
公开(公告)日:2023-01-03
申请号:CN202211234621.7
申请日:2022-10-10
Applicant: 北京航空航天大学杭州创新研究院
IPC: G06F30/25 , G06F119/10 , G06F119/14
Abstract: 本发明提供一种针对无人机超宽带定位的自适应粒子滤波算法。首先,建立包含无人机动力学方程和超宽带量测方程的主从无人机相对定位模型;其次,根据主无人机上的基站分布情况和主从无人机之间的相对位置关系计算位置精度因子,基于位置精度因子计算当前粒子滤波算法所需的粒子数目;最后,基于所计算得到的粒子数目,设计粒子滤波器实现无人机位置的实时估计。本发明适用于多无人机协同作业任务场景下,主从无人机之间基于超宽带信号的相对定位,所提出的自适应粒子滤波算法能够在保证定位精度的同时,通过粒子数自适应调整的方式来减小无人机计算负担,保证无人机机载计算机定位计算的实时性。
-
公开(公告)号:CN103605309B
公开(公告)日:2016-01-20
申请号:CN201310601801.9
申请日:2013-11-25
Applicant: 北京航空航天大学
IPC: G05B19/042 , G11B20/02 , G01R13/02
Abstract: 一种四通道大容量波形存储系统,它包括:FPGA核心芯片、FPGA核心芯片最小外围电路、ADC采样芯片、Flash阵列、网口电路和电源芯片;电源芯片中的9A、9B、9C、9D将5V电源电压分别转换为3.3V、1.8V、1.0V、2.5V电压供给其它模块使用,正常上电后FPGA核心芯片控制4路ADC采样芯片从外部输入接口采集波形数据,并将数据传输至Flash阵列;存储结束后,FPGA核心芯片控制网口电路并将Flash阵列中的数据通过网口传输至上位机;所有控制指令均由上位机通过网络接口传输至FPGA核心芯片。一种四通道大容量波形存储系统的构建方法包括七个步骤。本发明可完整实现多路波形数据同时采集的功能,实现简单;逻辑功能均由VHDL硬件描述语言编写,易于修改;体积较小,便于应用于多种系统。
-
-
-
-
-
-
-
-
-