-
公开(公告)号：CN117995240A
公开(公告)日：2024-05-07
申请号：CN202311862656.X
申请日：2023-12-29
IPC: G11C11/408 , G11C11/4097 , G11C11/407
Abstract: 本申请提供的一种存储单元、存储阵列、操作方法及相关设备，包括：写晶体管、读晶体管、写字线、写位线及读位线；其中，写晶体管的栅极与写字线及读晶体管的源极连接，写晶体管的漏极与写位线连接，写晶体管的源极与读晶体管的栅极连接，读晶体管的漏极与读位线连接。
-
公开(公告)号：CN118335150A
公开(公告)日：2024-07-12
申请号：CN202410291761.0
申请日：2024-03-14
IPC: G11C13/00
Abstract: 本申请提供一种基于阻变存储器的高阶矩阵向量运算方法及相关设备。基于阻变存储器的高阶矩阵向量运算单元；所述基于阻变存储器的高阶矩阵向量运算单元，包括：晶体管以及阻变存储器；其中，所述晶体管包括漏极、栅极和源极；所述阻变存储器与所述漏极串联；所述方法包括：响应于所述栅极接收到第一输入信号，根据所述第一输入信号确定第一操作数；其中，所述第一输入信号表征所述晶体管的开启或者关闭；响应于所述漏极接收到第二输入信号，根据所述第二输入信号确定第二操作数；根据所述第一操作数、第二操作数以及所述阻变存储器的预存电导值确定所述源极的输出信号。
-
公开(公告)号：CN118885150A
公开(公告)日：2024-11-01
申请号：CN202410911937.8
申请日：2024-07-09
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: G06F7/08 , G11C11/40 , G11C11/4063
Abstract: 本发明公开一种基于双晶体管存储阵列的数据排序办法，属于微纳电子学技术领域。本发明采用两个双晶体管存储阵列和外围电路，将要排序的若干数值映射为写字线电平，依次写入不同的双晶体管存储阵列中的存储单元中，利用双晶体管存储单元的特性，得到待排序序列从大到小的排序结果。本发明可以有效减少排序数据与处理器之间的数据传输，有望进一步提升边缘大规模数据排序工作的能效。
-
公开(公告)号：CN117809701B
公开(公告)日：2024-10-18
申请号：CN202311662692.1
申请日：2023-12-06
Applicant: 北京大学
Abstract: 本发明提供一种存储器阵列及存内计算电路，其中的存储器阵列包括呈阵列分布的存储单元，存储单元包括互补的第一存储结构和第二存储结构；其中，第一存储结构包括第一晶体管以及连接在第一晶体管的漏极上的第一存储器；第二存储结构包括第二晶体管以及连接在第二晶体管的漏极上的第二存储器；第一存储结构和第二存储结构之间相互隔离，且第一存储结构和第二存储结构呈中心对称。利用上述发明能够在晶体管栅宽/栅长(W/L)较小的情况下，消除存储器阵列非对称权重读取问题。
-
公开(公告)号：CN117612584A
公开(公告)日：2024-02-27
申请号：CN202311633055.1
申请日：2023-12-01
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: G11C11/4094 , G11C11/408 , G11C11/4074
Abstract: 本发明公开了一种动态随机存储阵列的控制方法，属于微电子学与集成电路技术领域。该方法利用共享位线的双晶体管无电容动态随机存储器单元，将被选中行的写字线置为高电平，读字线置为低电平，未被选中行的写字线和读字线置为低电平，对于写入数据“1”的单元，将其位线置为高电平；对于写入数据“0”的单元，将其位线置为低电平；读取时将被选中行的写字线和读字线置为低电平，其余行的写字线置为低电平，读字线置为高电平；将所有列的位线置为高电平，若位线上的读出电流大于参考电流，读取结果为“1”；若位线上的读出电流小于参考电流，读取结果为“0”。本发明通过位线分时复用方法降低存储器阵列互连的复杂度，进一步提升存储密度。
-
Patent Agency Ranking
公开(公告)号：CN119418735A
公开(公告)日：2025-02-11
申请号：CN202510018855.5
申请日：2025-01-06
Applicant: 北京大学
Abstract: 本公开涉及一种存储单元、数据读写电路、存储器及其制备方法，涉及集成电路设计及制造技术领域，存储单元包括沿第一方向延伸的水平半导体层，及位于水平半导体层上的沿第一方向依次排布的写位线、写晶体管、读晶体管、读字线；写位线、读字线沿与第一方向相交的第二方向延伸；读晶体管沿垂直于第一方向、第二方向的第三方向延伸并贯穿水平半导体层，源线、读晶体管、读位线沿第三方向排布。至少能够在降低单层存储单元面积开销的同时，支持多层堆叠存储单元同时进行光刻。
-
公开(公告)号：CN117809701A
公开(公告)日：2024-04-02
申请号：CN202311662692.1
申请日：2023-12-06
Applicant: 北京大学
Abstract: 本发明提供一种存储器阵列及存内计算电路，其中的存储器阵列包括呈阵列分布的存储单元，存储单元包括互补的第一存储结构和第二存储结构；其中，第一存储结构包括第一晶体管以及连接在第一晶体管的漏极上的第一存储器；第二存储结构包括第二晶体管以及连接在第二晶体管的漏极上的第二存储器；第一存储结构和第二存储结构之间相互隔离，且第一存储结构和第二存储结构呈中心对称。利用上述发明能够在晶体管栅宽/栅长(W/L)较小的情况下，消除存储器阵列非对称权重读取问题。
-
公开(公告)号：CN117042450A
公开(公告)日：2023-11-10
申请号：CN202311154935.0
申请日：2023-09-08
Applicant: 北京大学
IPC: H10B12/00
Abstract: 本发明提供了一种高密度动态随机存储器垂直单元及其制备方法，该存储器单元由共用同一信号线叠层的垂直沟道读晶体管与环栅写晶体管在垂直方向上堆叠构成，在信号线叠层的垂直方向进行刻蚀形成沟槽，信号线叠层中读字线层、读晶体管有源层与读位线层以及沟槽内部的栅介质层与存储节点层构成垂直沟道读晶体管，信号线叠层中的隔离层与写字线层、沟槽内部的栅介质层、写晶体管有源层与存储节点层以及位于信号线叠层与沟槽上方的写位线层构成环栅写晶体管，沟槽内部的存储节点层同时作为垂直沟道读晶体管的栅极与环栅写晶体管的源极，使垂直沟道读晶体管的栅极与环栅写晶体管的源极相连，形成动态随机存储器单元。与现有技术相比，本发明面积开销低。
-
公开(公告)号：CN118549739A
公开(公告)日：2024-08-27
申请号：CN202410798450.3
申请日：2024-06-20
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: G01R31/00
Abstract: 本发明公开一种基于双晶体管结构检测超快脉冲信号的方法，属于微纳电子学技术领域。本发明采用两个场效应晶体管存储和检测纳秒级别超快电信号，在写字线与写位线分别接入待检测信号和恒定高电平信号，若存在超快电脉冲信号则使得写晶体管导通，将写位线的高电平传递至存储节点；当超快电脉冲信号的下降沿到来后，写晶体管将关断，存储节点中的电压信息将保持一段时间；当存储节点电压大于零时，读晶体管将导通，反之，读晶体管将关断，在读位线始终施加恒定电平，通过读字线流过的电流不为零检测到超快电脉冲信号。本发明大大降低了检测任务对外围电路的精度要求，有效降低了硬件开销。
-
公开(公告)号：CN117295341A
公开(公告)日：2023-12-26
申请号：CN202311274402.6
申请日：2023-09-28
Applicant: 北京大学
Abstract: 本发明提供一种铁电非易失存储器及制备方法，其中的存储器包括衬底、依次设置在衬底上方的源侧控制栅、存储栅和漏侧控制栅；其中，在衬底上设置源极和漏极，位于源极和漏极之间的衬底区域形成隔离源极和漏极的沟道；在沟道和存储栅之间设置有铁电层，存储栅用于向铁电层的上表面施加电压，以改变铁电层的极化状态；源侧控制栅和漏侧控制栅用于控制沟道导通或关闭；通过控制存储栅、源极、源侧控制栅、漏侧控制栅以及漏极的电压，实现数据的写入、读取以及擦除。利用上述发明能够提高存储密度，降低功耗，增强可靠性。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.034 seconds)
