-
公开(公告)号：CN113871386A
公开(公告)日：2021-12-31
申请号：CN202111068025.1
申请日：2021-09-13
Applicant: 北京大学
IPC: H01L27/11502
Abstract: 本发明公开了一种基于非对称叠层铁电电容及低压高速铁电存储器和制备方法，属于半导体存储器件领域。该非对称叠层铁电电容由顶电极、底电极以及两电极之间的双介质层构成，双介质层具体为与顶电极相邻的铁电介质层和与底电极相邻的介质层，本发明利用介质层作为籽层为铁电介质层提供结晶模板，能够在厚度不变的情况下提升铁电相占比；并利用不同元素还原性产生氧空位浓度梯度，从而产生内建电场辅助极化翻转。本发明提升了铁电随机存储器的存储窗口；且内建电场增强了读出电压，提高读出速度，缓解由于低电压操作带来的动态问题，有利于铁电随机存储器在低压高速下的应用。
-
公开(公告)号：CN117253514A
公开(公告)日：2023-12-19
申请号：CN202311204972.8
申请日：2023-09-18
Applicant: 北京超弦存储器研究院 , 北京大学
IPC: G11C11/22
Abstract: 本发明公开了一种面向铁电随机存储器的数据读写方法，属于半导体存储器领域。该方法分为写入数据操作与读出数据操作，在写入数据与读出数据操作过程中分别对字线、位线和板线施加电压脉冲，其中写入数据操作中的写入脉冲宽度大于读出数据操作中的读出脉冲宽度，为非对称脉冲操作。本发明实现了写入数据时，器件的铁电极化趋于饱和，同时读出数据时，减少了读脉冲对存储状态的破坏，提升存储数据的稳定性。采用本发明能够提升FeRAM的读出窗口，并降低FeRAM的误码率。
-
公开(公告)号：CN117198349A
公开(公告)日：2023-12-08
申请号：CN202311081219.4
申请日：2023-08-25
Applicant: 北京大学
Abstract: 本发明公开了一种面向交叉点阵存储器的低扰动操作方法，属于半导体存储器领域。该操作方法由连续的对存储器阵列中字线与位线施加的脉冲周期组成；通过扰动恢复的方式，利用字线与位线的特殊电压脉冲设计，实现在存储器访问过程中对未选中存储单元的扰动恢复操作，以减小扰动脉冲对单元存储状态的影响，提升存储数据的稳定性。采用本发明实现了更小的读写扰动，更低的误码率以及更高的存储窗口，同时能够极大提升存储器对多次访问扰动的抵抗能力。
-
公开(公告)号：CN117156864A
公开(公告)日：2023-12-01
申请号：CN202311107674.7
申请日：2023-08-30
Applicant: 北京超弦存储器研究院 , 北京大学
Abstract: 本发明公开了一种三维堆叠铁电电容交叉点阵存储器及其制备方法，属于半导体存储器领域。该存储器包括多层交叠的字线金属与隔离层结构，在上述结构内设置若干个存储单元柱；所述存储单元柱由相互包裹的内层金属位线与外层铁电介质层构成，以水平排列的多个存储单元柱为一垂直交叉点阵铁电电容阵列，该阵列中每层字线金属和单个存储单元柱相交构成存储单元，通过对字/位线同时施加电压，存储单元完成访问操作。本发明利用介质层三维堆叠的能力，将铁电电容集成在存储单元柱与字线金属交叠区域，使单元面积内的存储单元数量大幅提升，突破传统平面内的交叉点阵存储器的单元密度限制，实现了更高的单位面积存储密度。
-
公开(公告)号：CN114171081A
公开(公告)日：2022-03-11
申请号：CN202111362432.3
申请日：2021-11-17
Applicant: 北京大学
IPC: G11C11/409 , G11C8/08 , G11C7/12 , G11C5/14
Abstract: 本发明公开一种嵌入式半导体随机存取存储器结构及其控制方法，属于半导体存储器技术领域。本发明存储器结构包括一个用于存储信息的铁电存储单元和一个连接存储单元的隧穿场效应晶体管，隧穿场效应晶体管用于对所述的铁电存储单元进行控制，进行写操作和读操作。多个所述存储器结构组成半导体存储器阵列，其控制方法包括写0、写1、读取和重写步骤。本发明利用隧穿场效应晶体管单向导通特性和极低漏电流特性，可以降低存储器阵列的操作电压和功耗、提升存储器集成密度，适用于半导体存储器芯片的制造，且其控制方法和电路也较为简单。
-
Patent Agency Ranking
公开(公告)号：CN117371240A
公开(公告)日：2024-01-09
申请号：CN202311443416.6
申请日：2023-11-01
Applicant: 北京大学
Abstract: 本发明公开了一种面向高密度存储的三维环状铁电电容建模方法，属于半导体器件技术领域。该建模方法利用高斯定理和三维与二维电容的电荷密度之间的关系，可以涵盖三维环状结构几何特点、氧化铪基铁电材料多畴极化翻转等特点。本发明填补了目前针对三维环状结构铁电电容电学特性准确模型描述上的缺失，能够进一步计入氧化铪基铁电电容的多相共存的晶粒分布特点，从而可以作为准确评估面向更高密度存储的三维铁电电容性能的可靠依据。
-
公开(公告)号：CN116193867A
公开(公告)日：2023-05-30
申请号：CN202310242051.4
申请日：2023-03-14
Applicant: 北京超弦存储器研究院 , 北京大学
Abstract: 本发明公开了一种高密度铁电存储器及其制备方法和应用，属于半导体存储器领域。该存储器由多个存储单元排成阵列，且存储单元阵列两侧由实质上正交的字线和位线相连，本发明的存储单元采用顶电极、阻变介质层、中间金属层、铁电介质层和底电极叠加结构，在电学上等同于一个铁电电容与一个阻变选择器串联；通过调控存储单元RC延迟来降低未选中单元中铁电电容的分压，使其扰动降低；并且铁电电容容值稳定，可以有效通过RC调控降低扰动电压的影响。综上所述，本发明在没有增加额外面积开销的情况下，提升了存储器的存储窗口，降低了误码率。
-
公开(公告)号：CN116171048A
公开(公告)日：2023-05-26
申请号：CN202211100113.X
申请日：2022-09-09
Applicant: 北京大学
Abstract: 本发明公开了一种基于铁电电容的原位红外动态感知感算一体阵列，属于半导体传感器领域。该阵列由若干个像素构成，每个像素由若干个感算一体器件组成，其中不同像素中相同位置的感算一体器件通过连线实现并联，所述感算一体器件为带深槽绝缘衬底上的底电极、顶电极以及两电极之间的铁电介质材料构成的深槽铁电电容，所述铁电介质材料随着温度发生变化产生与极化强度相关的热释电电荷响应。本发明实现了零功耗原位红外动态感知，降低了系统功耗与延迟开销；且实现了带权重的信息感知，实现单器件内感知信息与权重的四象限乘法，实现复杂感内计算功能。
-
公开(公告)号：CN116133437A
公开(公告)日：2023-05-16
申请号：CN202310242062.2
申请日：2023-03-14
Applicant: 北京超弦存储器研究院 , 北京大学
Abstract: 本发明公开了一种高速高密度铁电存储器及其制备方法和应用，属于半导体存储器领域。该存储器由多个存储单元排成阵列，且存储单元阵列两侧由实质上正交的字线和位线相连，本发明的存储单元采用顶电极、变容介质层、中间金属层、铁电介质层和底电极叠加结构，在电学上等同于一个铁电电容与一个变容选择器串联，通过调控存储单元分压关系来降低未选中单元中铁电电容的分压，使其扰动降低；并且利用电容串联降低了存储单元的RC延迟，提升存储器访问速度。因此，本发明在没有增加额外面积开销的情况下降低了未选中单元的扰动，提升了存储器的存储窗口，并降低了存储器的误码率，提升了存储器访问速度。
-
公开(公告)号：CN115565574A
公开(公告)日：2023-01-03
申请号：CN202211206511.X
申请日：2022-09-30
Applicant: 北京大学
Abstract: 本发明提出了一种基于非破坏性读出的小信号铁电电容实现存内计算的方法，属于新型计算架构领域。本发明在一个铁电电容器上实现了内容可寻址存储器(CAM)单元的线性不可分的比较操作和有符号突触单元的局部乘法操作，降低了硬件代价。相较于基于传统CAM架构进行距离度量的方法，具有更高的计算线性度与检测范围以及更低的搜索功耗；同时，相较于电阻式突触阵列不存在直流功耗，并且没有潜在的直流通路避免了大规模阵列的“IR降”问题，具有更低的计算功耗，在用于基于特征检索的边缘端机器学习任务中和神经网络硬件加速中具有显著优势。
-
-
-
-
-
-
-
-
-
Search Results
11
records
(took 0.015 seconds)
