-
公开(公告)号：CN116960127B
公开(公告)日：2023-12-05
申请号：CN202311204378.9
申请日：2023-09-19
Applicant: 北京大学
IPC: H01L27/088 , H01L29/78 , H01L29/417 , H01L21/8256 , H01L21/34 , H01L21/44
Abstract: 本发明公开了一种二维半导体垂直场效应晶体管阵列及其制备方法。本发明基于二维半导体材料薄膜，二维半导体材料薄膜与源电极和漏电极的侧壁接触，沟道的长度仅由源电极与漏电极间的绝缘层的厚度决定；本发明不需要采用电子束曝光、深紫外光刻和极深紫外光刻等方法，即能够制备出沟道长度在纳米尺度的大面积场效应晶体管阵列；本发明通过源电极和漏电极的侧壁与二维半导体材料薄膜接触，能够降低器件制备成本，而且由于源电极和漏电极在垂直方向构建，并且源电极和漏电极分布在沟道的同一侧，因而减小了单个场效应晶体管的面积，进而能够提高器件密度。
-
公开(公告)号：CN114171392B
公开(公告)日：2024-03-15
申请号：CN202111361183.6
申请日：2021-11-17
Applicant: 北京大学
IPC: H01L21/34 , H01L21/02 , C23C14/04 , C23C14/18 , C23C14/30 , C23C14/35 , C23C16/04 , C23C16/30 , C23C16/40 , C23C16/455 , C23C28/00
Abstract: 本发明公开了一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法。该方法先在衬底上生长半导体相碲化钼薄膜，再图案化半导体相碲化钼薄膜并生长钨薄膜，得到金属钨和半导体相碲化钼相间的薄膜，继而通过化学气相沉积法使钨薄膜变为半金属相碲化钨薄膜；再次图案化后得到分立的以半导体相碲化钼为沟道、以半金属相碲化钨为电极的器件阵列；最后通过原子层沉积氧化铪薄膜对器件实现n型掺杂，并制备图案化的顶栅金属电极，获得大面积高性能n型二维碲化钼场效应晶体管阵列。该方法对二维碲化钼n型掺杂效果理想，掺杂程度可调，同时所制备的器件源漏电极接触电阻低，提高了器件性能，为二维半导体材料在集成电路等领域的应用提供了基础。
-
公开(公告)号：CN116960127A
公开(公告)日：2023-10-27
申请号：CN202311204378.9
申请日：2023-09-19
Applicant: 北京大学
IPC: H01L27/088 , H01L29/78 , H01L29/417 , H01L21/8256 , H01L21/34 , H01L21/44
Abstract: 本发明公开了一种二维半导体垂直场效应晶体管阵列及其制备方法。本发明基于二维半导体材料薄膜，二维半导体材料薄膜与源电极和漏电极的侧壁接触，沟道的长度仅由源电极与漏电极间的绝缘层的厚度决定；本发明不需要采用电子束曝光、深紫外光刻和极深紫外光刻等方法，即能够制备出沟道长度在纳米尺度的大面积场效应晶体管阵列；本发明通过源电极和漏电极的侧壁与二维半导体材料薄膜接触，能够降低器件制备成本，而且由于源电极和漏电极在垂直方向构建，并且源电极和漏电极分布在沟道的同一侧，因而减小了单个场效应晶体管的面积，进而能够提高器件密度。
-
公开(公告)号：CN114171392A
公开(公告)日：2022-03-11
申请号：CN202111361183.6
申请日：2021-11-17
Applicant: 北京大学
IPC: H01L21/34 , H01L21/02 , C23C14/04 , C23C14/18 , C23C14/30 , C23C14/35 , C23C16/04 , C23C16/30 , C23C16/40 , C23C16/455 , C23C28/00
Abstract: 本发明公开了一种制备大面积高性能n型二维碲化钼场效应晶体管阵列的方法。该方法先在衬底上生长半导体相碲化钼薄膜，再图案化半导体相碲化钼薄膜并生长钨薄膜，得到金属钨和半导体相碲化钼相间的薄膜，继而通过化学气相沉积法使钨薄膜变为半金属相碲化钨薄膜；再次图案化后得到分立的以半导体相碲化钼为沟道、以半金属相碲化钨为电极的器件阵列；最后通过原子层沉积氧化铪薄膜对器件实现n型掺杂，并制备图案化的顶栅金属电极，获得大面积高性能n型二维碲化钼场效应晶体管阵列。该方法对二维碲化钼n型掺杂效果理想，掺杂程度可调，同时所制备的器件源漏电极接触电阻低，提高了器件性能，为二维半导体材料在集成电路等领域的应用提供了基础。
-
-
-
Search Results
4
records
(took 0.012 seconds)
