半导体衬底及电子器件
    1.
    发明公开

    公开(公告)号:CN110114862A

    公开(公告)日:2019-08-09

    申请号:CN201780080522.9

    申请日:2017-12-15

    Abstract: 本发明提供半导体衬底,其具有衬底、由第III族氮化物的单一或多个结晶层形成的氮化物结晶层、和盖帽层,前述衬底、前述氮化物结晶层及前述盖帽层按照前述衬底、前述氮化物结晶层、前述盖帽层的位置顺序设置,前述盖帽层为具有结晶性的氮化硅层,并且具有5nm以上的厚度。另外,提供半导体衬底,其中,前述氮化物结晶层的与前述盖帽层接触的层及其附近的层作为场效应晶体管的活性层发挥功能,前述盖帽层为具有结晶性的氮化硅层,并且具有将前述场效应晶体管的栅极包埋的厚度以上的厚度。

    半导体衬底
    2.
    发明公开

    公开(公告)号:CN110024083A

    公开(公告)日:2019-07-16

    申请号:CN201780073938.8

    申请日:2017-11-29

    Abstract: 提供半导体衬底,其具有硅衬底、反应抑制层、应力产生层及活性层,硅衬底、反应抑制层、应力产生层及活性层的位置以硅衬底、反应抑制层、应力产生层、活性层的顺序配置,其中,反应抑制层为抑制硅原子与III族原子的反应的氮化物晶体层,应力产生层为产生压缩应力的氮化物晶体层,活性层为电子元件得以形成的氮化物晶体层,在硅衬底与反应抑制层之间,还具有以硅原子、铝原子及氮原子作为主构成原子的SiAlN层。

    半导体衬底
    3.
    发明公开

    公开(公告)号:CN110024082A

    公开(公告)日:2019-07-16

    申请号:CN201780073869.0

    申请日:2017-11-28

    Abstract: 提供半导体衬底,其具有缓冲层,所述缓冲层具有将由AlxGa1-xN形成的第一晶体层及由AlyGa1-yN形成的第二晶体层重复层叠而成的层叠结构,对缓冲层的截面在包含单一的第一晶体层的观察区域中进行TEM观察时,以深度D作为变量的HAADF-STEM强度I(D)于深度Dmin处显示极小值Imin,于深度Dmax(Dmax>Dmin)处显示极大值Imax,在位于比Dmin浅的位置的单调递减区域中I(D)从Imax与Imin的中间值Imid到Imin为止的深度方向距离DD1、与在位于比Dmin深的位置的单调递增区域中I(D)从Imin到Imax为止的深度方向距离DD2满足DD1≤0.3×DD2的条件。

Patent Agency Ranking