-
公开(公告)号：CN109270754A
公开(公告)日：2019-01-25
申请号：CN201710579004.3
申请日：2017-07-17
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1362 , G09F9/00
Abstract: 本发明提供一种阵列基板，包括设置在衬底上绝缘间隔的不同层的第一信号线和第二信号线，所述第一信号线的一端包括第一导电部，所述第二信号线的一端包括第二导电部，所述第一导电部和第二导电部通过连接结构电连接，所述第一导电部所在区域与所述第二导电部所在区域在所述衬底上的正投影至少部分重叠。相应地，本发明还提供一种显示装置。本发明能够减少信号线之间断路的发生，改善不同信号线之间的连接效果。
-
公开(公告)号：CN105118803B
公开(公告)日：2019-01-22
申请号：CN201510519811.7
申请日：2015-08-21
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L21/683
Abstract: 本发明涉及一种顶针机构及支撑装置。所述顶针机构包括下支撑单元以及与所述下支撑单元连接的上支撑单元；所述下支撑单元包括至少一个下支撑针，所述上支撑单元包括多个上支撑针，且所述上支撑单元中的上支撑针的数量大于所述下支撑单元中的下支撑针的数量。上述顶针机构可以降低基板的变形幅度，使基板不与下部壁板接触，还可以获得更好的工艺效果；同时所述上支撑针更换方便快捷。
-
公开(公告)号：CN105261317B
公开(公告)日：2018-05-29
申请号：CN201510596121.1
申请日：2015-09-17
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G09G3/00
Abstract: 本发明提供一种数据线短接不良的检测方法和检测装置。所述数据线短接不良的检测方法用于检测相邻的数据线是否存在短接，以及确定短接发生的位置，所述检测方法包括：仅向奇数列数据线/偶数列数据线提供数据信号，将与奇数列数据线/偶数列数据线连接的像素点亮；检测与偶数列数据线/奇数列数据线连接的像素是否被点亮；在与偶数列数据线/奇数列数据线连接的像素被点亮时，识别偶数列数据线/奇数列数据线所连接的像素中亮度最高的像素，并确定所述亮度最高的像素所连接的数据线，该数据线与相邻的奇数列数据线/偶数列数据线短接。上述检测方法可以检测数据线短接不良的位置，从而可以通过修复数据线不良，提供产品的良率。
-
公开(公告)号：CN103474418A
公开(公告)日：2013-12-25
申请号：CN201310415110.X
申请日：2013-09-12
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L23/544 , H01L27/12 , H01L21/84
CPC classification number: H01L2224/24
Abstract: 本发明公开了一种阵列基板及其制作方法、显示装置，以解决现有技术中第二检测短路环与数据信号线金属交叠区域容易形成静电击穿的问题。本发明中阵列基板包括位于显示区域、顺序排列的若干条数据信号线，位于非显示区域、与排列顺序为奇数的数据信号线连接为一体结构的第一检测短路环，还包括：位于非显示区域的第二检测短路环和连接线，所述第二检测短路环设置于所述第一检测短路环远离显示区域的一侧，所述连接线通过过孔将所述第二检测短路环和排列顺序为偶数的数据信号线连接。第二检测短路环与第一检测短路环、数据信号线都无交叠区域，防止第二检测短路环与数据信号线交叠区域形成静电击穿。
-
公开(公告)号：CN105355633B
公开(公告)日：2018-08-03
申请号：CN201510702114.5
申请日：2015-10-26
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L27/12 , H01L21/77 , G02F1/1333
CPC classification number: G02F1/1368 , G01R31/2884 , G02F1/133351 , G02F1/136227 , G02F1/136286 , G02F2001/136295 , G09G3/006 , G09G2300/043 , H01L21/78 , H01L27/124 , H01L27/1255 , H01L27/1259 , H01L27/1262
Abstract: 种制作阵列基板的方法,包括如下步骤:形成第功能层,所述第功能层包括多个阵列基板区域,相邻的阵列基板区域之间具有连接区域;在每个阵列基板区域上形成多个导电部分,导电部分从阵列基板区域延伸到相应的连接区域,导电部分的末端在连接区域电连接至电容线,使得两个相邻的阵列基板区域之间的两个电容线彼此面对并形成第电容元件;在第功能层上形成多个第二功能层以形成多个阵列基板;以及在连接区域切割相邻的阵列基板,并切除阵列基板之间的电容线,从而形成多个独立的阵列基板。本发明还提供种根据该制作方法制作的阵列基板。通过形成电容元件,可以增加形成在导电部分上的电荷释放通道,并存储在导电部分上产生的多余的电荷,降低电弧放电和烧坏导电部分的几率。
-
Patent Agency Ranking
公开(公告)号：CN102998869A
公开(公告)日：2013-03-27
申请号：CN201210546053.4
申请日：2012-12-14
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1362 , G02F1/1368 , H01L27/32 , H01L21/77
Abstract: 本发明实施例提供薄膜晶体管阵列基板及其制作方法、显示装置，涉及显示技术领域，能够当薄膜晶体管与数据线之间断开时，实现对薄膜晶体管与数据线之间连接的修复，提高薄膜晶体管阵列基板的良品率，提升薄膜晶体管阵列基板的稳定性。该薄膜晶体管阵列基板包括基板，设置于基板上的栅线和公共电极线，设置于栅线和公共电极线上的栅绝缘层，设置于栅绝缘层上的有源层，设置于有源层上的源极、漏极、数据线和像素电极层，源极与有源层相接触，漏极与有源层相接触，漏极与像素电极层相接触并电连接，源极包含至少一个第一修复线，数据线包含至少一个第二修复线，栅线、公共电极线、像素电极层中任意一种或两种以上组合包含至少一个相应的冗余区。
-
公开(公告)号：CN105226071B
公开(公告)日：2018-06-05
申请号：CN201510728689.4
申请日：2015-10-30
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
CPC classification number: H01L27/124 , H01L27/1262
Abstract: 本发明提供了一种显示基板及其制作方法、显示装置，涉及显示技术领域，解决了现有的显示基板上第一连接线和第二连接线的电容较大的问题。一种显示基板，所述显示基板包括衬底基板以及依次形成在所述衬底基板上的第一导电层、绝缘层、第二导电层，其中，所述显示基板划分为显示区域以及电路绑定区域，所述第一导电层包括位于所述电路绑定区域的第一连接线，所述第二导电层包括位于所述电路绑定区域的第二连接线，所述第一连接线和所述第二连接线交叉设置；所述显示基板还包括位于所述第一导电层和所述第二导电层之间的半导体层，所述半导体层包括至少位于所述第一连接线和所述第二连接线交叉位置处的半导体图案。
-
公开(公告)号：CN103579257A
公开(公告)日：2014-02-12
申请号：CN201310575107.4
申请日：2013-11-15
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
Abstract: 本发明公开了一种阵列基板及其制作方法、显示装置，为解决现有的阵列基板因修复线的损坏导致的报废率高的问题而设计。本发明所述的阵列基板，包括第一修复线，还包括若干根用于修复所述第一修复线的第二修复线；所述第一修复线与所述第二修复线相交，且两者之间设有绝缘层。所述的阵列基板以及显示装置以及所述方法制作出的阵列基板，具有报废率低，制作成本低等优点。
-
公开(公告)号：CN109270754B
公开(公告)日：2021-04-27
申请号：CN201710579004.3
申请日：2017-07-17
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: G02F1/1362 , G09F9/00
Abstract: 本发明提供一种阵列基板，包括设置在衬底上绝缘间隔的不同层的第一信号线和第二信号线，所述第一信号线的一端包括第一导电部，所述第二信号线的一端包括第二导电部，所述第一导电部和第二导电部通过连接结构电连接，所述第一导电部所在区域与所述第二导电部所在区域在所述衬底上的正投影至少部分重叠。相应地，本发明还提供一种显示装置。本发明能够减少信号线之间断路的发生，改善不同信号线之间的连接效果。
-
公开(公告)号：CN103474418B
公开(公告)日：2016-05-04
申请号：CN201310415110.X
申请日：2013-09-12
Applicant: 京东方科技集团股份有限公司 , 北京京东方显示技术有限公司
IPC: H01L23/544 , H01L27/12 , H01L21/84
CPC classification number: H01L2224/24
Abstract: 本发明公开了一种阵列基板及其制作方法、显示装置，以解决现有技术中第二检测短路环与数据信号线金属交叠区域容易形成静电击穿的问题。本发明中阵列基板包括位于显示区域、顺序排列的若干条数据信号线，位于非显示区域、与排列顺序为奇数的数据信号线连接为一体结构的第一检测短路环，还包括：位于非显示区域的第二检测短路环和连接线，所述第二检测短路环设置于所述第一检测短路环远离显示区域的一侧，所述连接线通过过孔将所述第二检测短路环和排列顺序为偶数的数据信号线连接。第二检测短路环与第一检测短路环、数据信号线都无交叠区域，防止第二检测短路环与数据信号线交叠区域形成静电击穿。
-
-
-
-
-
-
-
-
-
Search Results
155
records
(took 0.19 seconds)
