-
公开(公告)号:CN115005842B
公开(公告)日:2022-11-15
申请号:CN202210947840.3
申请日:2022-08-09
Applicant: 之江实验室
Abstract: 本发明公开了一种频率调制的脑机接口芯片输入阻抗增强方法及系统,包括以下步骤:步骤S1:通过改变频率调节通路的控制电压,校准,将校准后得到的频率设置为工作频率;步骤S2:将采集到的脑电信号进行斩波调制,得到斩波调制脑电信号;步骤S3:通过芯片放大器模块将所述斩波调制脑电信号进行放大处理,得到放大脑电信号;步骤S4:将所述放大脑电信号进行信号解调,得到原始脑电信号;步骤S5:所述原始脑电信号通过低通滤波器得到脑电模拟信号;步骤S6:通过模数转换器将脑电模拟信号转换为离散的数字信号。本发明通过微调斩波频率,控制输入电流,使得输入端的输入阻抗最大化,克服了工艺误差,解决精准匹配问题,适用于可穿戴脑电采集系统。
-
公开(公告)号:CN114983424B
公开(公告)日:2022-11-15
申请号:CN202210925703.X
申请日:2022-08-03
Applicant: 之江实验室
Abstract: 本发明公开了一种应用于脑机接口芯片的多通道混合斩波方法及系统,包括以下步骤:步骤S1:采集得到的差分信号传输至多个通道对应的斩波调制单元进行斩波调制至斩波频率,得到斩波调制脑电信号;步骤S2:伪随机时钟产生器生成呈现伪随机变化的伪随机斩波控制信号;步骤S3:进行信号放大处理,得到每个所述通道对应的放大脑电信号;步骤S4:进行斩波解调制得到原始脑电信号;步骤S5进行谐波噪声滤除,得到脑电信号;步骤S6:通过数据选择器在地址选择信号的控制下,选择任意一路数据作为脑电模拟信号,转换为离散的数字信号。本发明消除了传统分时复用通道间串扰问题,降低了芯片面积和整体功耗,减小斩波频率上的斩波噪声密度。
-
公开(公告)号:CN116224296B
公开(公告)日:2023-08-11
申请号:CN202310336643.2
申请日:2023-03-28
Applicant: 之江实验室
IPC: G01S7/481
Abstract: 本说明书公开了一种相控阵雷达和信息获取方法、存储介质及电子设备。所述相控阵雷达包括:晶圆、信号处理单元、若干电源芯片组以及若干接收芯片组,其中,每个电源芯片组对应至少一个接收芯片组,所述若干电源芯片组均匀设置在所述晶圆内部的四周,所述信号处理单元设置在所述晶圆内部的中央,针对每个接收芯片组,该接收芯片组包括:射频芯片单元和所述射频芯片单元对应的天线单元,所述射频芯片单元设置在所述晶圆内部,所述天线单元设置在所述射频芯片单元正上方的晶圆上表面,所述射频芯片单元上方设置有重布线层,所述射频芯片单元通过所述重布线层与设置在所述晶圆上表面的所述天线单元相连接。
-
公开(公告)号:CN113258242A
公开(公告)日:2021-08-13
申请号:CN202110688554.5
申请日:2021-06-22
Applicant: 之江实验室
IPC: H01P5/16
Abstract: 本发明公开了一种基于变压器的八路正交功率合成器,包括一个正交耦合器,所述正交耦合器上下对称连接有两个结构相同的平衡功率合成器;所述平衡功率合成器包括次级线圈、匝数相同的第一初级线圈和第二初级线圈,所述次级线圈以对称互绕形式嵌套设于所述第一初级线圈和第二初级线圈中,所述第一初级线圈和所述第二初级线圈的断点处两端聚拢并分别布置于远离所述正交耦合器方向的左右两对角处,本发明提供一种基于变压器的八路正交功率合成器,包括三个变压器结构:两个相同的基于变压器的平衡功率合成器和一个基于变压器的正交耦合器,用于高线性、高功率合成的高频功率放大器。
-
公开(公告)号:CN116995068B
公开(公告)日:2024-01-09
申请号:CN202311242751.X
申请日:2023-09-25
Applicant: 之江实验室
IPC: H01L23/66 , H01L23/538 , H01L21/768 , H01Q1/22
Abstract: 本申请提供一种芯片集成天线封装结构及封装方法。该芯片集成天线封装结构包括依次层叠的基板、重布线层、填充层、天线结构层以及周围包覆的封装材料。基板远离重布线层的一侧与第一功能芯片、基板焊盘连接。填充层靠近基板的一侧设有第二功能芯片和第三功能芯片,第二功能芯片、第三功能芯片与第一功能芯片、基板焊盘电连接,第一功能芯片与基板焊盘电连接。天线结构层包括第一天线、第二天线和信号地,第一天线与第二功能芯片电连接,第二天线与第三功能芯片电连接,信号地分别与第一天线、第二天线电连接。基板焊盘用于将电性引出。可实现缩短高频信号的传输路径,降低封装天线的功耗以及电磁波的衰减,提高芯片集成天线封装结
-
公开(公告)号:CN116224296A
公开(公告)日:2023-06-06
申请号:CN202310336643.2
申请日:2023-03-28
Applicant: 之江实验室
IPC: G01S7/481
Abstract: 本说明书公开了一种相控阵雷达和信息获取方法、存储介质及电子设备。所述相控阵雷达包括:晶圆、信号处理单元、若干电源芯片组以及若干接收芯片组,其中,每个电源芯片组对应至少一个接收芯片组,所述若干电源芯片组均匀设置在所述晶圆内部的四周,所述信号处理单元设置在所述晶圆内部的中央,针对每个接收芯片组,该接收芯片组包括:射频芯片单元和所述射频芯片单元对应的天线单元,所述射频芯片单元设置在所述晶圆内部,所述天线单元设置在所述射频芯片单元正上方的晶圆上表面,所述射频芯片单元上方设置有重布线层,所述射频芯片单元通过所述重布线层与设置在所述晶圆上表面的所述天线单元相连接。
-
公开(公告)号:CN115444426A
公开(公告)日:2022-12-09
申请号:CN202211395311.3
申请日:2022-11-09
Applicant: 之江实验室
Abstract: 本发明公开了片上电极集成的无线肌电SoC系统、芯片及采集装置,包括:输入电极:用于传输采集到的肌电信号;差分放大器:用于对所述肌电信号进行放大处理,得到放大肌电模拟信号;信号处理模块:用于对所述放大肌电模拟信号进行转换,得到已编码串行肌电数字信号;射频传输模块:用于将所述已编码串行肌电数字信号向外发射,以及将通过无线能量传输技术接收外界传输的能量输入电源模块;电源模块:用于为无线肌电SoC系统供电;时钟模块:用于将所述时钟频率供给无线肌电SoC系统。本发明减小信号传输的误差和芯片封装面积,实现芯片输入电极端与芯片端距离最小化,降低引线键合导致的信号传输误差,保证信号完整性,同时减小芯片封装面积。
-
公开(公告)号:CN114983424A
公开(公告)日:2022-09-02
申请号:CN202210925703.X
申请日:2022-08-03
Applicant: 之江实验室
Abstract: 本发明公开了一种应用于脑机接口芯片的多通道混合斩波方法及系统,包括以下步骤:步骤S1:采集得到的差分信号传输至多个通道对应的斩波调制单元进行斩波调制至斩波频率,得到斩波调制脑电信号;步骤S2:伪随机时钟产生器生成呈现伪随机变化的伪随机斩波控制信号;步骤S3:进行信号放大处理,得到每个所述通道对应的放大脑电信号;步骤S4:进行斩波解调制得到原始脑电信号;步骤S5进行谐波噪声滤除,得到脑电信号;步骤S6:通过数据选择器在地址选择信号的控制下,选择任意一路数据作为脑电模拟信号,转换为离散的数字信号。本发明消除了传统分时复用通道间串扰问题,降低了芯片面积和整体功耗,减小斩波频率上的斩波噪声密度。
-
公开(公告)号:CN115005842A
公开(公告)日:2022-09-06
申请号:CN202210947840.3
申请日:2022-08-09
Applicant: 之江实验室
Abstract: 本发明公开了一种频率调制的脑机接口芯片输入阻抗增强方法及系统,包括以下步骤:步骤S1:通过改变频率调节通路的控制电压,校准,将校准后得到的频率设置为工作频率;步骤S2:将采集到的脑电信号进行斩波调制,得到斩波调制脑电信号;步骤S3:通过芯片放大器模块将所述斩波调制脑电信号进行放大处理,得到放大脑电信号;步骤S4:将所述放大脑电信号进行信号解调,得到原始脑电信号;步骤S5:所述原始脑电信号通过低通滤波器得到脑电模拟信号;步骤S6:通过模数转换器将脑电模拟信号转换为离散的数字信号。本发明通过微调斩波频率,控制输入电流,使得输入端的输入阻抗最大化,克服了工艺误差,解决精准匹配问题,适用于可穿戴脑电采集系统。
-
公开(公告)号:CN113258242B
公开(公告)日:2021-10-01
申请号:CN202110688554.5
申请日:2021-06-22
Applicant: 之江实验室
IPC: H01P5/16
Abstract: 本发明公开了一种基于变压器的八路正交功率合成器,包括一个正交耦合器,所述正交耦合器上下对称连接有两个结构相同的平衡功率合成器;所述平衡功率合成器包括次级线圈、匝数相同的第一初级线圈和第二初级线圈,所述次级线圈以对称互绕形式嵌套设于所述第一初级线圈和第二初级线圈中,所述第一初级线圈和所述第二初级线圈的断点处两端聚拢并分别布置于远离所述正交耦合器方向的左右两对角处,本发明提供一种基于变压器的八路正交功率合成器,包括三个变压器结构:两个相同的基于变压器的平衡功率合成器和一个基于变压器的正交耦合器,用于高线性、高功率合成的高频功率放大器。
-
-
-
-
-
-
-
-
-