一种基于晶上处理器的装卸装置及其装卸方法

    公开(公告)号:CN117577598B

    公开(公告)日:2024-05-14

    申请号:CN202311617776.3

    申请日:2023-11-30

    Abstract: 本发明公开了一种基于晶上处理器的装卸装置,利用基座上的通孔,使得第二支撑装置的支撑杆较为容易的与晶上处理器的支持区域相贴合,在晶上处理器安装在基座的凹槽内时,通过控制升降装置垂直方向和水平方向的精密移动,避免了晶上处理器的边沿与基座凹槽内壁产生摩擦或应力导致晶上处理器的破碎;将晶上处理器从基座的凹槽内拆卸过程中,由于晶上处理器下表面的支撑区域下方为通孔,从而减小了基座与晶上处理器间真空区域的面积,在拆卸过程中利用支撑杆使晶上处理器受到多点均匀的支撑力,进而克服导热硅脂的粘性和晶上处理器下表面与基座的真空吸附力,使得晶上处理器完整的从基座的凹槽内分离。本发明还公开了基于晶上处理器的装卸方法。

    一种基于晶上处理器的装卸装置及其装卸方法

    公开(公告)号:CN117577598A

    公开(公告)日:2024-02-20

    申请号:CN202311617776.3

    申请日:2023-11-30

    Abstract: 本发明公开了一种基于晶上处理器的装卸装置,利用基座上的通孔,使得第二支撑装置的支撑杆较为容易的与晶上处理器的支持区域相贴合,在晶上处理器安装在基座的凹槽内时,通过控制升降装置垂直方向和水平方向的精密移动,避免了晶上处理器的边沿与基座凹槽内壁产生摩擦或应力导致晶上处理器的破碎;将晶上处理器从基座的凹槽内拆卸过程中,由于晶上处理器下表面的支撑区域下方为通孔,从而减小了基座与晶上处理器间真空区域的面积,在拆卸过程中利用支撑杆使晶上处理器受到多点均匀的支撑力,进而克服导热硅脂的粘性和晶上处理器下表面与基座的真空吸附力,使得晶上处理器完整的从基座的凹槽内分离。本发明还公开了基于晶上处理器的装卸方法。

    一种针对晶上处理器的辅助系统

    公开(公告)号:CN117234310A

    公开(公告)日:2023-12-15

    申请号:CN202311508903.6

    申请日:2023-11-14

    Abstract: 本发明公开了一种针对晶上处理器的辅助系统,该系统主要由水冷结构件基座、晶圆连接器、高速供电底板、晶上系统管理单元、加强筋和晶上供电子系统组成。其中高速供电底板上采用中心安装供电阵列、四边安装对外高速互连接口阵列、四个角落安装区域管理单元的布局,晶上供电子系统采用3D堆叠垂直供电架构,其供电单元阵列中内含多层水冷散热结构件。本发明可提升晶上系统的计算密度、功率密度和对外通信带宽,降低供电子系统的配电损耗,增强供电子系统的散热密度和安装维护的便捷性。

    一种基于Benes网络的光开关单元的测试方法

    公开(公告)号:CN117081664A

    公开(公告)日:2023-11-17

    申请号:CN202311051120.X

    申请日:2023-08-18

    Abstract: 本说明书公开了一种基于Benes网络的光开关单元的测试方法,在Benes网络的中间级光开关和下一级光开关之间设置各监测端口,选择待测试光开关单元并获取待测试光开关单元的状态,从而根据待测试光开关单元的状态确定待测试路径,根据待测试路径从各监测端口中确定对待测试光开关进行测试的目标监测端口,向待测试路径中位于首位的光开关单元输入第一测试信号,对待测试路径中的待测试光开关单元进行电压扫描,进而从目标监测端口接收第二测试信号,根据第二测试信号确定待测试光开关单元的测试结果。可见,通过上述方案,减少了手动测试光开关单元的工作量和错误率,极大地降低了大规模光开关单元测试的难度。

    芯片集成天线封装结构及封装方法

    公开(公告)号:CN116995068A

    公开(公告)日:2023-11-03

    申请号:CN202311242751.X

    申请日:2023-09-25

    Abstract: 本申请提供一种芯片集成天线封装结构及封装方法。该芯片集成天线封装结构包括依次层叠的基板、重布线层、填充层、天线结构层以及周围包覆的封装材料。基板远离重布线层的一侧与第一功能芯片、基板焊盘连接。填充层靠近基板的一侧设有第二功能芯片和第三功能芯片,第二功能芯片、第三功能芯片与第一功能芯片、基板焊盘电连接,第一功能芯片与基板焊盘电连接。天线结构层包括第一天线、第二天线和信号地,第一天线与第二功能芯片电连接,第二天线与第三功能芯片电连接,信号地分别与第一天线、第二天线电连接。基板焊盘用于将电性引出。可实现缩短高频信号的传输路径,降低封装天线的功耗以及电磁波的衰减,提高芯片集成天线封装结构的性能。

    一种晶圆基板版图生成方法、装置、设备及存储介质

    公开(公告)号:CN116108796A

    公开(公告)日:2023-05-12

    申请号:CN202310223644.6

    申请日:2023-03-02

    Abstract: 本说明书公开了一种晶圆基板版图生成方法、装置、设备及存储介质,可以通过将组成晶圆基板的各层结构划分为两个不同的模块,并且在生成第一适配模块和结构模块对应的版图时可以分别基于不同的光刻工艺进行生成,通过第一适配模块在结构模块和异质异构芯粒之间进行适配,通过结构模块实现对应的结构功能连接,以及通过第二适配模块在结构模块和辅助供电板之间进行适配,进而使得可以生成能够适配于各种异质异构芯粒的晶圆基板版图。

    一种晶上系统配置管理的总线协议电路拓扑及方法、装置

    公开(公告)号:CN116049088A

    公开(公告)日:2023-05-02

    申请号:CN202310322677.6

    申请日:2023-03-30

    Abstract: 本发明公开了一种晶上系统配置管理的总线协议电路拓扑及方法、装置,该方法包含协议报文格式、在晶上系统中的电路拓扑结构、协议的主从控制器电路逻辑功能。所述协议报文可以将配置信息通过目标芯粒附近的芯粒经由芯粒间通信总线进行配置,实现冗余配置。所述晶上系统的电路拓扑结构中,每个光罩范围内的所有处理器芯粒共享一条自定义总线,系统中不同光罩拥有各自独立的总线通道,实现了全局并行、局部串行的配置模式。本发明可节省晶上系统中硅基板与承载外围配套电路的PCB板间的互连密度、提升系统配置速度和效率、提升系统配置的稳定性和可靠性、实现配置通路的冗余。

    一种针对晶圆级处理器系统的全数字化管理装置

    公开(公告)号:CN115237036B

    公开(公告)日:2023-01-10

    申请号:CN202211155809.2

    申请日:2022-09-22

    Abstract: 本发明公开了一种针对晶圆级处理器系统的全数字化管理装置,使用可编程逻辑器件实现了对晶圆处理器系统主要功能单元的精细化控制,利用可编程逻辑器件多引脚和并行处理的优势,为每个单元提供独立的主控制器和物理通道,实现了高效率、高实时管理和故障隔离,使所有带有总线协议的被管理功能单元的从机地址实现了归一化。拓扑上,使用多个可编程逻辑器件组成一主多从的结构,主机与从机之间通过全双工高速接口连接,实现了管理IO引脚的扩展。将主控单元与从扩展单元安装在供电系统的不同层,有效利用了晶圆处理器供电板的空间,使由可编程逻辑器件组成的管理装置不影响系统的整体尺寸、供电密度和配电损耗。

    一种针对晶圆级处理器IIC配置接口的地址优化装置

    公开(公告)号:CN115237822B

    公开(公告)日:2022-12-30

    申请号:CN202211155810.5

    申请日:2022-09-22

    Abstract: 本发明公开了一种针对晶圆级处理器IIC配置接口的地址优化装置,包括硅基板中的IIC控制模块和晶圆处理器供电板中的协议转换单元,所述硅基板中的IIC控制模块使用硅基板内的晶体管实现,包含冗余模块,所述供电板中的协议转换单元为CPLD或FPGA器件,其内部包含对外接口控制器、协议转换模块、IIC主控制器、通道切换MUX等模块,本发明针对晶圆处理器中大量以IIC为配置接口的Die处理器,将晶圆处理器系统中的所有Die处理器的IIC配置接口地址归一化,并将IIC时钟和数据线进行精简,大幅度减少晶圆处理器与供电系统之间的连接通道数量,从而完成了通道隔离,降低了连接通道的密度,提升了系统可靠性。

Patent Agency Ranking