-
公开(公告)号：CN100539074C
公开(公告)日：2009-09-09
申请号：CN200710040380.1
申请日：2007-04-29
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768 , H01L21/311
摘要： 一种双镶嵌结构的制作方法，包括：在半导体衬底上依次形成覆盖层、内层介质层和阻挡层；刻蚀内层介质层和阻挡层形成连接孔；在连接孔内以及阻挡层上形成第一底部抗反射层；直至阻挡层上的第一底部抗反射层被完全去除；在连接孔内以及阻挡层上形成第二底部抗反射层；刻蚀第二底部抗反射层，形成第三底部抗反射层，所述第三底部抗反射层位于连接孔内；刻蚀阻挡层和内层介质层形成沟槽，沟槽的位置与连接孔的位置对应并与连接孔连通；去除阻挡层和第三底部抗反射层，并去除连接孔内的覆盖层直至暴露半导体衬底，形成双镶嵌结构。所述方法可以避免在形成金属布线结构之后覆盖层和内层介质层之间发生剥离现象。
-
公开(公告)号：CN101499436B
公开(公告)日：2011-10-05
申请号：CN200810033362.5
申请日：2008-01-31
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/76 , H01L21/265 , H01L27/04
摘要： 本发明提供了一种可提高两相邻N阱间击穿电压的方法，该两相邻N阱制作在硅衬底中，该两相邻N阱间具有一浅沟槽隔离结构，该两相邻N阱的深度深于该浅沟槽隔离结构，该两相邻N阱被一设置在浅沟槽隔离结构下的上层隔离P阱隔开。现有技术中两相邻N阱的离子浓度峰值位置深于上层隔离P阱，致使两相邻N阱间可通过硅衬底穿通漏电，从而使漏电流过大和击穿电压过小。本发明的可提高两相邻N阱间击穿电压的方法通过离子注入工艺在上层隔离P阱下形成一下层隔离P阱。采用本发明后两相邻N阱间的漏电流由N阱间的穿通电流主导变为N/P阱间的PN结漏电流主导，从而降低了两相邻N阱间的漏电流，在保持器件电学特性的同时大大提高了两相邻N阱间的击穿电压。
-
公开(公告)号：CN101499436A
公开(公告)日：2009-08-05
申请号：CN200810033362.5
申请日：2008-01-31
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/76 , H01L21/265 , H01L27/04
摘要： 本发明提供了一种可提高两相邻N阱间击穿电压的方法，该两相邻N阱制作在硅衬底中，该两相邻N阱间具有一浅沟槽隔离结构，该两相邻N阱的深度深于该浅沟槽隔离结构，该两相邻N阱被一设置在浅沟槽隔离结构下的上层隔离P阱隔开。现有技术中两相邻N阱的离子浓度峰值位置深于上层隔离P阱，致使两相邻N阱间可通过硅衬底穿通漏电，从而使漏电流过大和击穿电压过小。本发明的可提高两相邻N阱间击穿电压的方法通过离子注入工艺在上层隔离P阱下形成一下层隔离P阱。采用本发明后两相邻N阱间的漏电流由N阱间的穿通电流主导变为N/P阱间的PN结漏电流主导，从而降低了两相邻N阱间的漏电流，在保持器件电学特性的同时大大提高了两相邻N阱间的击穿电压。
-
公开(公告)号：CN101494198A
公开(公告)日：2009-07-29
申请号：CN200810033048.7
申请日：2008-01-24
申请人： 中芯国际集成电路制造(上海)有限公司
发明人： 朱宝富
IPC分类号： H01L21/8234 , H01L21/336 , H01L21/265
摘要： 本发明提供了一种可降低长沟道MOS管漏电流的半导体器件制作方法，该半导体器件包括长沟道MOS管和短沟道MOS管，其制作在已制成场隔离区的硅衬底上。现有技术中采用高能量和高剂量的单步晕注入工艺致使所制成的晕注入结构与轻掺杂漏结构相邻区域的浓度梯度过大从而造成长沟道MOS管的漏电流过大。本发明中的晕注入工艺包括第一步晕注入和第二步晕注入，其中，第二步晕注入的注入能量和注入角度均大于该第一步晕注入的注入能量和注入角度。采用本发明可降低晕注入结构和轻掺杂漏结构相邻区域的浓度梯度，从而可有效降低两者间的漏电流，进而在不影响短沟道MOS管性能的前提下大大降低了长沟道MOS管的漏电流。
-
公开(公告)号：CN101295669A
公开(公告)日：2008-10-29
申请号：CN200710040380.1
申请日：2007-04-29
申请人： 中芯国际集成电路制造(上海)有限公司
IPC分类号： H01L21/768 , H01L21/311
摘要： 一种双镶嵌结构的制作方法，包括：在半导体衬底上依次形成覆盖层、内层介质层和阻挡层；刻蚀内层介质层和阻挡层形成连接孔；在连接孔内以及阻挡层上形成第一底部抗反射层；直至阻挡层上的第一底部抗反射层被完全去除；在连接孔内以及阻挡层上形成第二底部抗反射层；刻蚀第二底部抗反射层，形成第三底部抗反射层，所述第三底部抗反射层位于连接孔内；刻蚀阻挡层和内层介质层形成沟槽，沟槽的位置与连接孔的位置对应并与连接孔连通；去除阻挡层和第三底部抗反射层，并去除连接孔内的覆盖层直至暴露半导体衬底，形成双镶嵌结构。所述方法可以避免在形成金属布线结构之后覆盖层和内层介质层之间发生剥离现象。
-
-
-
-
搜索结果
5 条记录 (耗时 0.045 秒)
