-
公开(公告)号：CN108509725B
公开(公告)日：2021-06-29
申请号：CN201810286588.X
申请日：2018-04-02
Applicant: 中国科学院电子学研究所 , 中国科学院大学
IPC: G06F30/392
Abstract: 本发明公开了一种可定制逻辑器件版图和网表的自动生成方法，包括：版图生成方法，包含：对子模块版图资源进行处理，将GDS II文件格式转换为CIF格式，形成CIF文件；依据用户指定的芯片资源排列信息，计算出边界值，进行相应模块的布局操作，实现用户指定的规模扩展；以及实现用户指定的规模扩展后，对子模块的CIF文件进行编写，生成CIF格式的新的版图信息；以及网表的生成方法，包含：将描述模块的网表进行分析处理，提取出该网表的顶层的模块的各个端口的信息，建立数据库；以及根据模块中的端口连接规则对提取出的端口信息进行处理，生成所有行、列的网表。该方法支持用户的个性化定制、操作简单、速度快、可批量处理、可扩展性强。
-
公开(公告)号：CN108255785A
公开(公告)日：2018-07-06
申请号：CN201810153326.6
申请日：2018-02-14
Applicant: 中国科学院电子学研究所 , 中国科学院大学
IPC: G06F17/14
CPC classification number: G06F17/142
Abstract: 本公开提供了一种优化FFT混合基算法的对称二叉树分解方法，按照如下步骤进行：针对给定点数的FFT进行迭代循环分解过程，不断将其按照对称方法分解成若干个小点数FFT的组合形式；基底循环替换过程，循环迭代交换第一次分解后所产生基底序列中相邻两个子级对应的基底；结合多次迭代对称分解和基底循环替换的结果，完成混合基FFT算法的优化。本公开能快速高效地对任意给定2的整数次幂点数FFT进行混合基算法优化，可有效降低与旋转因子相关的乘法运算复杂度，提高FFT整体运算效率。
-
公开(公告)号：CN108459840B
公开(公告)日：2021-07-09
申请号：CN201810151553.5
申请日：2018-02-14
Applicant: 中国科学院电子学研究所 , 中国科学院大学
Abstract: 本公开提供了一种SIMD结构浮点融合点乘运算单元，其操作数提取与尾数准备模块将操作数的符号位、指数位和尾数位分离；指数与符号预处理模块比较指数位的大小，计算阶差和符号；SIMD部分积乘法与对齐运算单元对尾数进行相乘、补零和右移对齐等操作；SIMD双路加法树压缩模块对对齐后的尾数乘积结果进行四操作数的加法压缩；SIMD双加法舍入路径处理单元进行尾数求和、舍入、尾数乘积大小比较选择操作，得到尾数结果；规格化处理模块对尾数进行前导零检测、规格化左移，对指数位进行调整修正，计算符号位。本公开支持单通道单精度浮点点乘运算和双通道半精度浮点点乘运算，支持两种浮点精度可重构、实现面积小、工作速度高、计算精度高和浮点运算能效水平高。
-
公开(公告)号：CN108459840A
公开(公告)日：2018-08-28
申请号：CN201810151553.5
申请日：2018-02-14
Applicant: 中国科学院电子学研究所 , 中国科学院大学
Abstract: 本公开提供了一种SIMD结构浮点融合点乘运算单元，其操作数提取与尾数准备模块将操作数的符号位、指数位和尾数位分离；指数与符号预处理模块比较指数位的大小，计算阶差和符号；SIMD部分积乘法与对齐运算单元对尾数进行相乘、补零和右移对齐等操作；SIMD双路加法树压缩模块对对齐后的尾数乘积结果进行四操作数的加法压缩；SIMD双加法舍入路径处理单元进行尾数求和、舍入、尾数乘积大小比较选择操作，得到尾数结果；规格化处理模块对尾数进行前导零检测、规格化左移，对指数位进行调整修正，计算符号位。本公开支持单通道单精度浮点点乘运算和双通道半精度浮点点乘运算，支持两种浮点精度可重构、实现面积小、工作速度高、计算精度高和浮点运算能效水平高。
-
公开(公告)号：CN108287681B
公开(公告)日：2020-12-18
申请号：CN201810153286.5
申请日：2018-02-14
Applicant: 中国科学院电子学研究所 , 中国科学院大学
IPC: G06F7/487
Abstract: 本公开提供了一种单精度浮点融合点乘运算装置，包括操作数提取与规格化检查模块，将操作数的符号位、指数位和尾数位进行分离，生成尾数；符号预处理模块进行乘积运算的符号判断；部分积乘积模块进行尾数的部分积乘法；指数比较与求和模块计算指数部分的阶差和大小；尾数对齐逻辑模块对较小的乘积结果进行右移对齐操作；双路加法树压缩单元对对齐后的尾数乘积结果进行四操作数的加法压缩；双加法舍入路径处理单元进位尾数求和、舍入以及尾数乘积大小比较与选择操作；规格化处理模块对尾数进行前导零检测、规格化左移操作，计算输出的符号。本公开支持单精度浮点点乘运算，实现面积小、工作速度高、计算精度高和浮点运算能效水平高。
-
Patent Agency Ranking
公开(公告)号：CN108287681A
公开(公告)日：2018-07-17
申请号：CN201810153286.5
申请日：2018-02-14
Applicant: 中国科学院电子学研究所 , 中国科学院大学
IPC: G06F7/487
Abstract: 本公开提供了一种单精度浮点融合点乘运算单元，包括操作数提取与规格化检查模块，将操作数的符号位、指数位和尾数位进行分离，生成尾数；符号预处理模块进行乘积运算的符号判断；部分积乘积模块进行尾数的部分积乘法；指数比较与求和模块计算指数部分的阶差和大小；尾数对齐逻辑模块对较小的乘积结果进行右移对齐操作；双路加法树压缩单元对对齐后的尾数乘积结果进行四操作数的加法压缩；双加法舍入路径处理单元进位尾数求和、舍入以及尾数乘积大小比较与选择操作；规格化处理模块对尾数进行前导零检测、规格化左移操作，计算输出的符号。本公开支持单精度浮点点乘运算，实现面积小、工作速度高、计算精度高和浮点运算能效水平高。
-
公开(公告)号：CN108255785B
公开(公告)日：2021-02-23
申请号：CN201810153326.6
申请日：2018-02-14
Applicant: 中国科学院电子学研究所 , 中国科学院大学
IPC: G06F17/14
Abstract: 本公开提供了一种优化FFT混合基算法的对称二叉树分解方法，按照如下步骤进行：针对给定点数的FFT进行迭代循环分解过程，不断将其按照对称方法分解成若干个小点数FFT的组合形式；基底循环替换过程，循环迭代交换第一次分解后所产生基底序列中相邻两个子级对应的基底；结合多次迭代对称分解和基底循环替换的结果，完成混合基FFT算法的优化。本公开能快速高效地对任意给定2的整数次幂点数FFT进行混合基算法优化，可有效降低与旋转因子相关的乘法运算复杂度，提高FFT整体运算效率。
-
公开(公告)号：CN108509725A
公开(公告)日：2018-09-07
申请号：CN201810286588.X
申请日：2018-04-02
Applicant: 中国科学院电子学研究所 , 中国科学院大学
IPC: G06F17/50
Abstract: 本发明公开了一种可定制逻辑器件版图和网表的自动生成方法，包括：版图生成方法，包含：对子模块版图资源进行处理，将GDS II文件格式转换为CIF格式，形成CIF文件；依据用户指定的芯片资源排列信息，计算出边界值，进行相应模块的布局操作，实现用户指定的规模扩展；以及实现用户指定的规模扩展后，对子模块的CIF文件进行编写，生成CIF格式的新的版图信息；以及网表的生成方法，包含：将描述模块的网表进行分析处理，提取出该网表的顶层的模块的各个端口的信息，建立数据库；以及根据模块中的端口连接规则对提取出的端口信息进行处理，生成所有行、列的网表。该方法支持用户的个性化定制、操作简单、速度快、可批量处理、可扩展性强。
-
公开(公告)号：CN108255777B
公开(公告)日：2021-08-06
申请号：CN201810056827.2
申请日：2018-01-19
Applicant: 中国科学院电子学研究所
Abstract: 本公开提供了一种用于FPGA的嵌入式浮点型DSP硬核结构，包括：第一输入单元，由输入寄存器组和浮点数乘法专用前加器构成，通过相对应的配置位，对输入数据进行输入寄存或者旁路选择；乘法器单元，连接到所述第一输入单元，接收前级经过寄存器的输入数据；第二输入单元，包括第二输入寄存器组，连接到乘法器单元的输出端；多路选择器组单元，输入端连接到所述第二输入单元的输出端、第一输入单元的输出端；ALU单元，包括加法器及逻辑运算单元，为浮点数和定点数提供加减以及乘法运算所使用，为定点数提供逻辑运算；输出单元。由于对数据的处理和运算都在该结构内部完成，运算效率要明显用软核的方式实现浮点数运算。
-
公开(公告)号：CN106328209B
公开(公告)日：2020-01-21
申请号：CN201510386190.X
申请日：2015-06-30
Applicant: 中国科学院电子学研究所
IPC: G11C29/42
Abstract: 本发明公开了一种存储器单粒子多位翻转容错方法及电路，包括：向存储器写入数据时，将输入数据A 进行编码，生成校验位P ，并将校验位P 及对应的输入数据A 输入到存储器；从存储器读出数据时，分别读出与输入数据A 对应的存储数据A' 及与校验位P 对应的检验位P' ，并进行解码，生成纠错码S ，根据纠错码S 对存储数据A' 进行纠错，得到最终数据D 。本发明能对任意相邻两位错误数据纠正，与传统的扩展汉明码相比，在不增加校验位的条件下，将存储器抗单粒子翻转能力提高近一倍。
-
-
-
-
-
-
-
-
-
Search Results
221
records
(took 0.064 seconds)
