公开(公告)号：CN115985793A

公开(公告)日：2023-04-18

申请号：CN202111205999.X

申请日：2021-10-14

Applicant: 中国科学院微电子研究所

Inventor： 王嘉玮 ,  赵莹 ,  白子恒 ,  李泠 ,  卢年端

IPC: H01L21/66 ,  G01R31/26

Abstract: 本发明涉及一种半导体性能测试方法和系统，属于半导体技术领域，解决了无序的介质层中的缺陷和界面处缺陷会影响半导体活性层中载流子的输运性能的问题。该方法包括：制备场效应晶体管，场效应晶体管包括位于待测试的半导体层和栅极之间的空气绝缘层；随着栅极电压在测试电压范围内连续变化，测量与栅极电压相对应的漏极电流，并根据在测试电压范围内的栅极电压值和对应的漏极电流值绘制转移特性曲线，场效应晶体管的漏极连接正电源电压，源极接地以及栅极连接在测试电压范围内变化的栅极电压；以及根据转移特性曲线获取待测试的半导体层的本征输运性能。通过空气(真空)绝缘层排除绝缘层缺陷影响，反应真实半导体本征输运性能的器件结构。

公开(公告)号：CN116190431A

公开(公告)日：2023-05-30

申请号：CN202310266238.8

申请日：2023-03-13

Applicant: 中国科学院微电子研究所

Inventor： 杨冠华 ,  吴子竞 ,  白子恒 ,  刘孟淦 ,  陈楷飞 ,  卢文栋 ,  廖福锡 ,  卢年端 ,  李泠

IPC: H01L29/423 ,  H01L29/51 ,  H01L29/417 ,  H01L29/786 ,  H01L21/34 ,  H01L21/44 ,  C23C14/18

Abstract: 本发明涉及一种短沟道双栅IGZO薄膜晶体管及其制备方法，用以解决现有技术中双栅IGZO薄膜晶体管的顶接触长度大、接触电阻大的问题，所述的晶体管自下而上包括依次叠加设置的背栅、背栅介质层、a‑IGZO层、顶栅介质层和顶栅；所述的a‑IGZO层左端的上表面与顶栅介质层之间设置有源极层，所述的a‑IGZO层的右端的上表面与顶栅介质层之间设置有漏极层；所述的源极层和漏极层之间设置有沟道，所述的沟道的长度LCH为30‑36nm，漏极层和源极层的顶接触长度LC均为40‑44nm。本发明的双栅IGZO薄膜晶体管通过各层的综合作用，实现高密度集成，同时还具有优良的电学性能，所述的晶体管的开态电流≥56.3μA/μm，接触电阻≤500Ω·μm。

公开(公告)号：CN118248577A

公开(公告)日：2024-06-25

申请号：CN202410270619.8

申请日：2024-03-11

Applicant: 中国科学院微电子研究所

Inventor： 周海涛 ,  白子恒 ,  邬志成

IPC: H01L21/66 ,  H01L23/544

Abstract: 本发明涉及半导体表征及测试技术领域，尤其是涉及一种氧化物沟道晶体管缺陷态密度测试方法及系统，制备氧化物沟道晶体管，分别在暗光和蓝光照射条件下测量晶体管的电容‑电压特性曲线，进而计算氧化物沟道晶体管深能级缺陷态密度值，本发明的测试方法主要是基于缺陷态密度在氧化物材料晶体管中的核心作用，结合光照实验现象和潜在工艺‑缺陷关联性，实现的对氧化物材料禁带内态密度的测试，相比于现有技术，具有强针对性、高易用性和高可靠性，特别是对与工艺具有强关联的深能级缺陷可实现直接表征，这是基于亚阈值摆幅的估算方法所不具备的。因此，光辅助电容‑电压测试方法为快速评价新型氧化物沟道晶体管质量及相关缺陷来源提供了检测基础。